David_xtd的专栏

本例将本页原理图中的AGND网络修改为AGND_1，Orcad版本是16.6，步骤如下：1、Orcad原理图中，Ctrl+F，选择Power/GND；2、在弹出的搜索结果窗口中，按住Shift选中所有的搜索结果，右击搜索到的网络名，Edit propertites(Ctrl+Shift+E)；3、将第一行的Name一栏的文字由AGND改为AGND_1，然后Ctrl+C选中AGND_1的单元格，Ctrl+V复制到其他需要更改网络名的行中，点击OK确认；会发现原理图中的网络名称已更改。4、对

74系列集成电路，按工艺特点进行划分，逻辑器件可以分为Bipolar、CMOS、BiCMOS等工艺，其中包括器件系列有：Bipolar（双极）工艺的器件有： TTL、S、AS、LS、ALS、F。（除了标准型和高速型F，都包含一个S）CMOS工艺的器件有： HC、HCT、CD40000、ACL、FCT、LVC、LV、CBT、ALVC、AHC、AHCT、CBTLV、AVC、GTLP。（除了LV和GTLP，都包含一个C）BiCMOS工艺的器件有： BCT、ABT、LVT、ALVT。（都包含一个T）Bip

问题：串口屏中为了美观，需要多用几种字体，而且需要支持中日韩英四种语言。由于支持中文的字体一定支持英文，主要是考虑对中日韩文的支持。查了一下，最完美的字体应该是开源的思源宋体和思源黑体了。原来电脑中已安装思源宋体和思源黑体，但是在解决办法：...

问题提出：要将Allegro中的外形尺寸和定位孔尺寸交给机械工程师，以便于安装和固定。解决办法：1、在Allegro中打开brd文件，设置好要导出的layer，选择File->Export->DXF；2、在打开的DXF Out页面中，设定好下列参数：所导出dxf文件的名称和保存路径；导出dxf文件的格式，只有AutoCAD R12和R14两种格式可选；导出文件所用的计...

资料盘E盘误格式化并安装了WIN10系统后恢复dsn文件和brd文件问题产生解决办法问题产生来到了出差地，白天还在单位打开电脑处理了一些文档。晚上到达宾馆后， 结果就进不了WIN7系统了。无奈之下，只好重装系统。恰好微软马上就要放弃对WIN7维护，于是用8GU盘做好了WIN10的系统盘。原来电脑里有个固态硬盘，分为C盘和D盘：C盘装系统，D盘装软件；有个机械硬盘，分为E盘和D盘：E盘...

问题：STM32的外部输入经过光耦接到GPIO输入端，如图所示：其中，I5对应的按键检测用于即按即停功能，不能有误触发；MCU中，DI5管脚原来设置成下降沿触发；测试时发现按键按下和弹起时，都会触发中断，进入中断处理程序的回调函数；1、将延时时间由300ms延长到3000ms不能解决问题；2、示波器查看有没有上升沿抖动，时间轴设定为每格100ms，看不到抖动现象；将时间轴放大到每格...

问题：Orcad Capture中，要查看其中一个元器件的封装，出现错误提示：“ERROR(ORCAP-1733): Allegro footprint VH3D96_2P_RA was not found in the search path”。已经配置好Capture.ini文件，其他的元器件可以查看封装。解决办法：1、在Orcad Capture中很难发现这个错误的原因，在csdn...

There are no packages available for installation错误今天在安装Sublime Text 3插件时遇到错误，弹出一个对话框说没有可供安装的包，提示原文为There are no packages available for installation，对话框如下图： 经过google搜索，在stackoverflow的问答中找到解决办法，详情可...

allegro中隐藏正片敷铜的办法问题在allegro中，对于双面板，完成布局布线后，检查DRC所有错误都已解决，对PCB板进行正片敷动态铜。 敷铜完成后发现仍有连线需要调整，如果删除顶层和地层的敷铜，调整完连线重新敷铜当然没问题，但是浪费了重新敷铜的时间。 有没有更好的处理办法呢？问题解答：Allegro->Setup->User Preferences…...

问题： 用了一个多月的Cadence，打开allegro的时候，突然报错：allegro 无法启动此程序，因为计算机中丢失sfsBase.dll。 尝试打开原理图也提示错误，提示丢失另一个文件cdn_sfl401as.dll。 解决办法： 1、qq群里求救，大多要求重装cadence。 本人觉得比较蹊跷，在cadence的安装目录下搜索sfsBase.dll文件发现没有丢失。 2、...

Solder MaskSolder Mask是阻焊层，业内称为“绿油层”。阻焊层是负片显示，即图形覆盖的区域没有绿油，其他部分是填满绿油的。 由于焊接PCB时焊锡在高温下的流动性，必须在不需要焊接的地方涂一层阻焊物质，防止焊锡随意流动引起短路。 考虑加工误差，一般来说，阻焊层的焊盘比实际焊盘稍大一些，差值一般在6~20mil（高速电路板设计与仿真第5版推荐10~20mil，经验值可以设定为...

问题：看到很多人不知道在Orcad Capture中如何导出带网络标识的pdf文档，特编写此文以备查用。解答：1、首先需要安装Adobe Acrobat阅读器；2、打开Orcad Capture原理图，首先切换到项目管理页面，选中需要导出pdf文档的dsn文件；3、在弹出的Tcl/Tk Applications Dashboard页面，选中[Design Utilities]中...

三态门指的是门电路的输出有3种状态：高电平，低电平和高阻态。当两个以上的设备分时驱动同一根信号线时，就需要用到三态门。 任意一个时刻，只能有一个设备驱动信号，其他设备需要设定为高阻态。 否则，如果两个设备同时驱动同一信号，一个设备输出高电平，一个设备输出低电平，对于推挽输出来说，两个设备间相当于上拉管和下拉管直接短路，瞬时大电流会将设备烧毁，造成严重后果。FPGA中设定一个信号为三态门...

问题： AD16中敷铜与导线连接，在对敷铜进行Repour操作后，往往会把连接的导线与该敷铜区域分割开，而这并不是我们想要的效果； 如图所示：解决办法： 选中敷铜区域，右键选择Properties…，在Net Options一栏中， 下拉选择框中，由Pour Over Same Net Polygons Only 改为Pour Over All Same Net Objects， ...

1、器件添加Auto_Rename属性a、执行edit->propertyb、单击控制面板find栏，只勾选Comps复选框。c、单击左键框选器件或右键快捷菜单中Temp Group命令给部分器件赋上Auto_Rename属性，如图所示：2、参数设置a、打开PCB文件，选择Logic->Auto Rename Refdes->Rename命令b、选择rename...

问题：一个Polygon中需要包含两个四边接触的SMD PIN，一个单边接触的SMD PIN，怎样做到让单边接触的SMD PIN全部搭接到Polygon上，而让另外两个四边接触的SMD PIN还使用十字花式的连接方式？解决办法：1、选中该管脚，编辑属性，2、在属性编辑页面，添加Dyn_Thermal_Con_Type属性，在Value一栏选择FULL_CONTACT，问题解决...

问题提出：从AD16中导入到Orcad Capture中的原理图中的parts，所有的管脚都是Open Collector类型，在原理图中进行DRC检查时，会报出一堆的ERROR，这些ERROR，还不敢不管，因为无法确定所报的ERROR就一定都是由于Open Collector管脚引起的，万一有真正的其他错误，也无法从几百上千个错误中挑选出来加以解决。解决办法：1、从AD16...

问题：想把AD16zhong的原理图直接导入Orcad Capture。解决办法：1）、AD16中的原理图要保存为ASCII格式；2）、为ASCII格式的原理图单独建立一个工程；3）、对新建立的工程，选择Project—>Compile PCB Project进行编译；4）、打开Orcad原理图，选择Editor为OrCAD PCB Designer Professional...

问题：在Allegro中，经常遇到布局完成后，某些模块周围的连线也连接差不多了，突然发现需要将整个模块和连线旋转90°或180°会更理想。正常情况下无法按照预期的效果整体旋转，连线后杂乱无章。解决办法：1、以下图中的模块为例；逆时针旋转90°后的结果如图所示；可以看到连线全都乱了。2、正确的操作步骤如下：1）、首先将要旋转的模块及内部连线与外界的所有连线切断；2）、Gen...

OrCAD： Capture CIS中两个重要概念：instance 和 occurrences用OrCAD设计原理图必须理解两个概念instance 和 occurrences。对于元件放置、替换、修改属性等很多操作都和这两个概念有关。 抛开抽象的说明，我们用实例说明他们的区别。假如你在自己的元件库中已经建立了一个元件AD8056（AD公司的运放）。在原理图page1中需要放入两个A

allegro模块reuse本文是在参考了CSDN博主varding的博文在自己的工程里试用成功后记录操作步骤用的。 书里面讲的要从capture中annote开始太繁杂了，远远不如这里的操作步骤简洁。reuse目的：对于PCB中所有功能完全相同的模块，在完成其中一个模块的布局布线后，使得其他模块完全复制该模块的布局布线。 这样可以大大提高布局布线效率。模块的reuse是在plac...

Beyond Compare报Revoked错误不能打开的解决方法今天到公司BCompare不能打开，报错使用已到期。 最后处理下，就解决了。 解决办法： WIN7下寻找， 把C:\Users[用户名]\AppData\Roaming\Scooter Software\Beyond Compare 4 文件夹下的文件全部删除即可 如果找不到AppData文件， 请查看工具——文件

现在笔记本上很少带有串口了，而串口又是做电子设计必备的通讯接口之一，好在USB转串口比较方便，市面上常用的USB转串口芯片有很多，最常见的有FT232、PL2303、CH340三种，这三种我分别说一下，同时整理一下他们的驱动程序，网上找驱动程序的很多，也有很多人发布，找驱动程序当然要去官网找了，这样才最可靠。我下面给出的驱动程序都来自官网，在页面上可以下载到不同系统的驱动。三个常用的芯片稳定程

ORCAD-->PADS只用PADS自带的转换器，我用过PADS2007，9.1，9.2版本，只能转换ORCAD10.5版本及以前的版本，最新的ORCAD16.3根本不识别。protel,DXP,Altium designer-->PADS只用PADS自带的转换器，这个没问题啦PADS-->protel，DXP,Altium designer先导出EXPORT，ASSI

使用大十字光标，在摆放元器件时，容易对齐。在allegro中，可以通过设置实现大十字光标，其具体方法如下：１、选择Setup->User Perferences,即可出现如下图所示界面：２、选择Display->Cursor，里面有个pcb_cursor可选菜单。若是选择cross，则是小十字光标，若是选择infinite，则是出现大光标。原文地址：ht...

原文地址：http://www.52rd.com/Blog/Detail_RD.Blog_edwardflee_30043.html

问题：解决办法：

问题：解决办法：

问题：解决办法：问题解决。

在我们选择无极性电容式，不知道大家是否有注意到电容的X5R，X7R，Y5V，COG等等看上去很奇怪的参数，有些摸不着头脑，本人特意为此查阅了相关的文献，现在翻译出来奉献给大家。这类参数描述了电容采用的电介质材料类别，温度特性以及误差等参数，不同的值也对应着一定的电容容量的范围。具体来说，就是：X7R常用于容量为3300pF~0.33uF的电容，这类电容适用于滤波，耦合等场合，电介质常数

问题：解决办法：

刚才偶然看了本刊的两篇有关磁珠的专家博文，这两篇博文都是讲磁珠的。其中一篇是讲磁珠与电感的区别，另一篇讲磁珠其实就是一电阻特性，其实这样的说法都是不准确的。磁珠（Ferrite bead）的等效电路是一个DCR电阻串联一个电感并联一个电容和一个电阻。DCR是一个恒定值，但后面三个元件都是频率的函数，也就是说它们的感抗，容抗和阻抗会随着频率的变化而变化，当然它们阻值，感值和容值都非常小。

Verilog-1995 VS Verilog-2001 2001年3月IEEE正式批准了Verilog‐2001标准（IEEE1364‐2001），与Verilog‐1995相比主要有以下提高。1、模块声明的扩展 （1） Verilog‐2001允许将端口声明和数据类型声明放在同一条语句中，例子如下： （2）Verilog‐2001中增加了ANSIC风格的输入输出端口声

区别之1 bram 的输出需要时钟，dram在给出地址后既可输出数据。 区别之2 dram使用更灵活方便些 区别之3 bram有较大的存储空间，dram浪费LUT资源1，物理上看，bram是fpga中定制的ram资源，dram就是用逻辑单元拼出来的。 2，较大的存储应用，建议用bram；零星的小ram，一般就用dram。但这只是个一般原则，具体的使用得看整个设计中资源的冗余度和性能要求

1.Virtex6 GTX Transceiver简介 在Xilinx的Virtex6 FPGA中，GTX作为一种低功耗的吉比特收发器，配置灵活，功能强大，并与FPGA内部的其他逻辑资源紧密联系，可用于实现多种高速接口（如XAUI、PCIE等）。V6 系列的FPGA中，GTX工作带宽范围是600 Mb/s到6.6 Gb/s，支持收发双向，且收发双向独立。GTX接收和发送方向均由PM

一直不清楚FPGA中Speed Grade的可选值的大小与FPGA速率是成正比还是反比关系，我对其不解。如下文中的提问者，所以今天GOOGLE了一下，找到了答案，如下英文。 简单的说FPGA的speed grade是一个相对标准，在现代版的（XILINX） FPGA 中，Speed Grade的值越大其速率越高，具体说详解下文（回答问题的2人均为Xilinx的员工）：ASK： Can anyon

问题：在Allegro中画机械符号，板框是60x100mm的长方形，添加尺寸标注后，尺寸只显示60和100字样，没有按照设定的显示小数点后2位数字。解决办法：1. 在Dimensioning Parameters中已设定主尺寸为小数点后两位数字：但尺寸标注没有显示小数点后的数字00。2. 上述显示应该是省略结尾zero造成的。打开显示所有前导zero和结尾z

C8051F系列单片机技术问答 振荡器 问：内部时钟振荡器是否稳定？是否可以用于产生波特率的时基？答：不同器件的内部时钟振荡器的精度是不同的(±20%)。随电源电压变化，它也将发生变化（6.5%/V）。但基本不随温度变化（温度变化范围-40℃~+85℃）。由于不同器件内部振荡器的离散性较大，所以不能用于产生波特率，应该外接标准晶体 。而有些器件，如C8051F3xx

一般三段的是：左，右，地～四段的定义有些不同，nokia的是左，右，mic，地．　　苹果是左，右，地，mic．国标是：左、右、MIC、地。（耳机端从尖往里看，即头到尾巴（尾巴是有线的那边）3.5mm接口定义+图 如图中所示,上面的一个表示为立体声腔,下边的为单声道,数字表示的意义:1.为接地,2.为立体声的右声道3.为

在生成.psm文件时，提示：CREATE SYMBOL BEGUN.  Symbol is missing a refdes.  Symbol is missing a refdes.  CREATE SYMBOL ABORTED.  Create Symbol Aborted, error = Symbol is missing a refdes. 的解决