关闭L2 cache的方法

最新推荐文章于 2024-08-15 10:18:21 发布
最新推荐文章于 2024-08-15 10:18:21 发布
阅读量3k 收藏
点赞数 3
分类专栏： 硬件分析 u-boot分析 文章标签： L2 cache B4860
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/dean_gdp/article/details/70510857
版权

最近在powerpc b4860上测试，需要关闭L2 cache，发现系统启动过程怎么设置都不行，一旦设置系统就会启动异常。

突然想起，有没有可能是U-Boot阶段L2 cache已经在使用，这时候再关闭已经来不及啦。

因此，在UBoot阶段，先flush+无效L2 cache，再关闭L2 cahce。

然后再启动系统，系统比正常时，多了两倍启动时间。

呵呵，就到这吧

dean_gdp
关注
专栏目录
Zynq7000 双核运行 L2Cache 寄存器配置 划分Cache
|-青青子衿-| 的专栏
05-08 4367
1. 开发环境 SDK2018.1， 双裸核运行。芯片XC7Z020 开发时遇到CPU1无法读取共享DDR内存的数据， 共享地址设为0x04000000。 2. 想到可能是共享Cache的问题，L2Cache共512KB，Zynq7000共有 8way， 每way 有64KBL2cache。 默认使能Cache时，CPU1和CPU0是共享L2Cache的。 ...
Zynq7020主控板中Cache问题的解决
mosha_2018的博客
02-23 3758
在Zynq7020芯片中，L1 cache是每个核独立的，而L2 cache是两个核共享的，这也是绝大多数多核处理器的设计方式。在多核处理器的软件设计中，如果采用AMP架构，由于软件中每个核都有可能要操作L2 cache，所以，必须特别仔细地考虑L2 cache使用中的冲突问题。本文所描述的2个问题都与L2 cache的应用有关，很典型，但也有所区别：第一个问题是双核使用L2 cache的冲突问题，第二个问题则是外设（dma IP）向内存传输数据时，如何在正确的时机、正确的代码位置地进行L2 cache操作
L2Cache 使用指南
最新发布
gitblog_00878的博客
08-15 365
L2Cache 使用指南 l2cacheL2Cache 是一个基于 Caffeine + Redis 的二级缓存框架。让缓存的使用在业务开发中更加简单、高效。项目地址:https://gitcode.com/gh_mirrors/l2/l2cache 1. 项目目录结构及介绍 L2Cache 的项目结构展现了其模块化的组织方式，下面是基于提供的信息推测的典型目录结构及其简要介绍： . ├── l...
Zynq的AMP开发注意事项之禁用L2 cache
ye1223的博客
11-28 6631
前言 Zynq的AMP模式在开发过程中，cpu1应用程序的bsp工程的boot.s中，禁用了L2 cache。在这里，阐述一下原因： 博客主体参考自下文，并在此基础上进行适当修改 https://blog.csdn.net/Franceshaa/article/details/78663213 1.开发平台 硬件平台：ZYNQ7z202clg400-2的创龙核心板 软件平台： Win...
make menuconfig关闭imx6q开发板的L1 cache/L2 cache
dean_gdp的专栏
04-19 1964
最近在做一些cache测试，需要关闭L1/L2 cache。ARM的内核关于cache的配置做得比较完善，可以通过menuconfig配置。 System Type-》Disable I-Cache  //L1 I-cache System Type-》Disable D-Cache //L1 D-cache System Type-》Enable the L2x0 outer ca
zynq-uart中断学习记录+关闭cache
weixin_60010850的博客
12-29 477
关闭cache：Xil_SetTlbAttributes(0xFFFF0000,0x14de2);uart中断初始化流程。
cortexa7安装linux,cortex-a7的cache配置
weixin_27719109的博客
05-18 680
大家好，我自己开发基于cortex-a7 4核的SMP模式OS。采用短描述符(Short-descriptor format memory region attributes)配置现某段内存，其TLB表项的Memory region attributes配置为：-----------+-----+----+|TEX[2:0] | C | B |+-----------+-----+---...
PowerPC L2-Cache Sram
Hugo的博客
05-24 1045
芯片手册：http://m4udit.dinauz.org/P2020RM_rev0.pdf PowerPC体系结构Freescale架构系列芯片可以将l2_cache配置成l2_cache与sram结合的策略来使用，在内核中是以设备的方式来驱动l2cache_sram。驱动定义在arch/powerpc/platforms/85xx/Kconfig中，配置项FSL_85XX_CACHE_SRA...
三十七、L1，L2，L3 Cache究竟在哪里
I want to know a little more.
01-30 7842
很多人有个疑问，为什么Intel系列CPU在2005年后可以力压AMD十多年？优秀的Cache设计和卓越的微架构是主要的原因。大多数高层程序员认为 Cache 是透明的，CPU可以很聪明地安排他们书写的程序，不需要关心数据是在内存中还是在Cache里。 他们也许是对的，大部分时间Cache都可以安静的工作。但对于操作系统、编译软件、固件工程师和硬件工程师来说，Cache则需要我们特别关照。现在越来...
面向低功耗的多核处理器Cache设计方法.pdf
09-25
本文提出了一种面向低功耗的Cache设计方法，用于多核处理器的二级缓存（L2 Cache）。该方法提出了三种不同的降低Cache功耗的算法：低功耗混合Cache划分算法（LPHP）、可重构Cache算法（CRA）和基于Cache划分的路预测...
SylixOS在ZYNQ中划分CACHE
Franceshaa的博客
11-29 3181
范围 本文档介绍了SylixOS在Xilinx Zynq-7000开发板上如何进行L2 Cache划分。 在AMP模式中，core 0与core 1共用512K L2 Cache，这势必会引起两个核的Cache竞争问题。用处  通常情况下，L2 Cache被core 0，core 1共享。 core 0的内存访问操作可能会清除core 1所使用的L2缓存内容，从而使core 1的软件性能
imx6qSBP的jlink初始化脚本
11-29
imx6qSBP的jlink初始化脚本，在通用jlink脚本的基础上增加关cache、MMU及DDR初始化功能，可直接使用Eclipse+Jlink在windows环境下使用CodeSourcery gcc/gdb进行裸板开发调试
Zynq Cache问题的解决方法
我的blog屋
11-17 3353
转自：https://blog.csdn.net/Andy_ICer/article/details/111546036 ​ 在进行PS-PL之间的DMA传输时，不可避免会遇到Cache问题。今天在这里讲一下Cache的解决方法。其中参考了forums.xilinx.com的处理方法。 首先解释为什么DMA会引入Cache问题（专业名称为Cache一致性问题）。 PS和PL都在独立运行，PS通过DDR控制器来对DDR存储器进行访问，为了加速，常常将一些数据缓存（Cache），而且不是针对
ZYNQ PS端的Cache问题
NoNoUnknow的博客
11-13 1522
CacheFlush把Cache里的数据清空，将Cache内容推到DDR中；而Cache Invalidate表示当场宣布Cache内容无效，需要从DDR中重新加载数据，即把数据从DDR中拉到Cache中。可以禁用掉0x1F00 0000区域的Cache，以上是让CPU将直接访问DDR内存，读写都是直接的。这样显然会降低CPU性能，但简化了数据传输操作，属于极端的方法。这个操作在双核读取同一片区域来通信的操作中常用。以上是相对柔和的方法，使用。
ZYNQ 7000系列 cdma 向DDR读写内存时 cache
weixin_54826973的博客
03-21 1835
ZYNQ 7000系列 cdma 向DDR读写内存时 cacho的解决问题
ZYNQ7000 PL310 Level 2 Cache Controller Errata 753970
Doriswang84的博客
07-31 1014
ZYNQ7000 freeRtos的BSP中CONFIG_PL310_ERRATA_753970此宏是不需要的定义了。定义了此宏反而会使代码进入了一个特殊处理的分支。
CORTEX-A学习笔记（一）
麦子点点的博客
05-07 1802
Cortex-A汇编： 需要用汇编初始化SOC的外设 使用汇编初始化DDR、imx6u不需要 设置sp指针，一般是指向DDR，设置好C语言运行环境。 stm32 I/O初始化流程分析 使能GPIO时钟 设置IO复用 配置GPIO电气特性 使用GPIO，输出电平 CORTEX-A IO管脚设置分析 使能时钟 CCGR0-CCGR6七个寄存器控制所有外设时钟的使能（时钟使能） ...
SMP缓存一致性
happyAnger6的专栏
06-23 1056
http://www.anger6.com/?p=641 在阅读linux相关源码的过程中，经常看到内存屏障相关原语，如mb(),rmb(),wmb等。要想理解这些原语的作用，有必要理解SMP缓存一致性原理。 在SMP系统中，处理器的每个核都有独立的一级缓存，因此同一内存位置的数据，可能在多个核一级缓存中存在多个副本，所以存在数据一致性的问题。目前主流的缓存一致性协议是MESI协议及其衍生协议...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值