用FPGA实现多路电压采集器：（3）ADC

我们的ADC是淘宝上买的现成模块

ADC0809 各脚功能如下：
D7-D0：8 位数字量输出引脚。
IN0-IN7：8 位模拟量输入引脚。
VCC：+5V 工作电压。
GND：地。
REF（+）：参考电压正端。
REF（-）：参考电压负端。
START：A/D 转换启动信号输入端。
ALE：地址锁存允许信号输入端。
（以上两种信号用于启动A/D 转换）.
EOC：转换结束信号输出引脚，开始转换时为低电平，当转换结束时为高电平。
OE：输出允许控制端，用以打开三态数据输出锁存器。高电平有效
CLK：因ADC0809 的内部没有时钟电路，所需时钟信号必须由外界提供，一般为500KHz。

 

模块上有短路帽可以选择in3作为输入端，由电位器分出vcc和gnd之间的电压，输入地址选择也可以由短路帽完成，故这两部分没有在程序中体现。

另外还有几点说明：

1.ALE没用上；

2.STR上升沿使AD内部寄存器清零，至少保持100ns，下降沿时，开始进行A/D 转换，在转换期间，STR 应保持低电平。EOC 为转换结束信号，当EOC 为高电平时，表明转换结束；否则，表明正在进行A/D 转换。由 百科 查得转换时间为130μs（时钟为500kHz时），因此有两种方法可以作为开启OE的条件：当EOC变为高电平或者STR持续至少130μs的低电平。代码中采用后者，延时140μs后再处理。

3

 

下面是Verilog代码

`timescale 1ns / 1ps
//
// Company: 
// Engineer: 
// 
// Create Date:    09:20:20 11/27/2013 
// Design Name: 
// Module Name:    ADC 
// Project Name: 
// Target Devices: