- 博客(6)
- 收藏
- 关注
RSS订阅转载 uvm中void'(A_port.try_put(tr))
其中使用void'的意义表示不考虑返回值。对于括号中有返回值的函数，加上void'操作符的意思就是告诉仿真器这个函数虽然有返回值，但是我不需要这个返回值。加上这个的唯一好处是可以让仿真器闭嘴：本来函数有返回值，但是你不使用，这时仿真器会抛出警告。加上void'可以关闭警告，让仿真log更干净。转载于:https://www.cnblogs.com/summerpine/p/11589...
2019-09-26 10:39:00
615
转载 Verilog的系统函数$display、
1、系统函数$display 作用是控制台输出信息 $display("Start simulation") //显示字符串 $display("data_play = %h hex", 100) //显示data_play的16进制数（或者其他进制） $display("Simulation time is %t", $time) ...
2019-09-11 09:11:00
5395
转载 Verilog中宏定义`define的使用
书中是`define宏定义+`inlude "file.v"文件包含来实现参数模块化设计的方式实战：1.新建参数模块文件（我命名为para.v）；2.在para.v文件中使用'define宏定义参数： //`define+name+参数 `define STATE_INIT 3'd0 `define STATE_IDLE ...
2019-09-05 17:15:00
12477
转载 %2d, %02d, %d的区别
%d正常输出十进制数，%2d指2位宽的十进制数，右端对齐，超出部分省略；%02d指输出2位十进制数，右端对齐，不够位数的话左端补0.转载于:https://www.cnblogs.com/summerpine/p/11460688.html...
2019-09-04 18:00:00
2029
转载 防止部分Verilog模块被综合，编辑器的指示语句
//synopsys translate_off要忽略的部分Verilog模块语句//synopsys translate_on转载于:https://www.cnblogs.com/summerpine/p/11460258.html
2019-09-04 17:09:00
252
转载 PCIe与NVMe的区别
从本质上讲，两者是不同的，PCIe(Peripheral component interconnect express)是接口类型协议，NVMe(non-volatile memory express)是传输协议转载于:https://www.cnblogs.com/summerpine/p/11451182.html...
2019-09-03 09:41:00
9273
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人