//synopsys translate_off 要忽略的部分Verilog模块语句 //synopsys translate_on 转载于:https://www.cnblogs.com/summerpine/p/11460258.html