硬件系统工程师宝典（9）-----如何正确使用去耦电容

各位同学大家好，欢迎继续做客电子工程学习圈，今天我们继续来讲这本书，硬件系统工程师宝典。

上篇我们说到在电源完整性分析时，明确噪声来源可以有效的避免、解决噪声问题。今天我们来看看电源完整性分析中重要的一环，去耦电容的使用。

电容实际“长什么样”

首先我们要了解一个电容的实际特性，一个真实电容可以看成下图所示的简化模型：

电容的简化模型

ESL为串联电感、ESR为串联电阻，C为理想电容。根据计算当信号频率为电容谐振频率即：

此时容抗和感抗相互抵消，电容的阻抗值最低。如下图所示：

电容的阻抗特性

图中阻抗最低点对应的频率就是电容的谐振频率22.508MHz。随着频率升高，ESR先逐渐降低，再缓慢上升。可以说从起始频率到谐振频点之前，电容的阻抗特性以容抗为主，当频率点过谐振频点后，总的阻抗值会随频率升高而升高，电容的阻抗以感抗为主。

因此，在电容去耦设计中，当噪声频点在谐振点附近时，滤波效果最好，可以为噪声提供一条低阻抗的回路。

利用去耦电容处理电源噪声

1.相同容值相同封装的电容组合：下图举例说明了其频率阻抗特性曲线，可以看到并未展宽低阻抗的频带，但是减小了谐振频点的特性阻抗。

相同容值相同封装的电容并联频率阻抗特性

2.相同容值不同封装的电容组合：下图举例说明了其频率阻抗特性曲线，该方式会展宽低阻抗频带。

相同容值不同封装的电容并联频率阻抗特性

3.不同容值不同封装的电容组合：下图举例说明了其频率阻抗特性曲线，该方式可以有效地展宽低阻抗频带。

不同容值不同封装的电容并联频率阻抗特性

4.相同封装不同容值的电容组合：下图举例说明了其频率阻抗特性曲线，该方式可以有效地展宽低阻抗频带。

相同封装不同容值的电容并联频率阻抗特性

电容并联作为去耦电容时，需要抑制并联谐振峰的问题，如下图举例所示：

三个电容并联的频率阻抗特性曲线

3个不同的电容并联时，因电容寄生电感的影响，在某个频点处会发生并联谐振。如图中的箭头所示，3个电容的自谐振点彼此间出现2个阻抗非常高的点叫做并联谐振峰。因此，为了将电源的目标阻抗控制在一定的范围内，必须有效地抑制并联谐振峰。

作者给出了对于不同频率去耦的大概经验范围：

1.10kHz以下用VRM电源转换即可完成负载电流的实时响应；

2.10kHz~几百kHz需要用到BUCK电容（电解电容、钽电容）；

3.几百kHz~100MHz，需要用小封装的小电容值的电容（如陶瓷电容）；

4.大于100MHz就要靠IC的封装电容了。

另外，整理了一些电子工程类的资料，分享给大家，目前有模拟电路、单片机、C语言、PCB设计、电源相关、FPGA、EMC、物联网、Linux相关学习资料，还有针对大学生的资料包，后续还会有更多资料分享给大家，助力大家学习，成就梦想~

链接可在往期文章中找（在文章的最后有链接）~

模拟电路设计的九个级别，你是模电几段？