![](https://img-blog.csdnimg.cn/20201014180756916.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA
doghan11
这个作者很懒,什么都没留下…
展开
-
ALTERA公司FPGA命名规则
平时在使用或者接触altera的FPGA较多,在这里贴出其几个cyclone系列的命名规则。 总体来说,命名规则如下: 工艺 + 型号 + LE数量 + 封装 + 管脚数目+ 温度范围 + 器件速度,1 cyclone II2 cyclone III3 cyclone IV原创 2017-04-05 16:49:46 · 6308 阅读 · 0 评论 -
fifo在FPGA中的应用小结
本文参考:http://www.eepw.com.cn/article/264818.htm http://blog.csdn.net/hanghang121/article/details/17393387?locationNum=1FIFO是FPGA内部一种常用的资源,可以通过FPGA厂家的的IP生成工具生成相应的FIFO。FIFO可分为同步FIFO和异步FIFO,原创 2017-04-05 16:57:09 · 20680 阅读 · 0 评论 -
欢迎使用CSDN-markdown编辑器
欢迎使用Markdown编辑器写博客本Markdown编辑器使用StackEdit修改而来,用它写博客,将会带来全新的体验哦:Markdown和扩展Markdown简洁的语法代码块高亮图片链接和图片上传LaTex数学公式UML序列图和流程图离线写博客导入导出Markdown文件丰富的快捷键快捷键加粗 Ctrl + B 斜体 Ctrl + I 引用 Ctrl转载 2017-04-05 20:11:09 · 216 阅读 · 0 评论 -
FIFO在FPGA中应用的一些知识点
1.什么是FIFO?FIFO是英文First In First Out 的缩写,是一种先进先出的数据缓存器,他与普通存储器的区别是没有外部读写地址线,这样使用起来非常简单,但缺点就是只能顺序写入数据,顺序的读出数据,其数据地址由内部读写指针自动加1完成,不能像普通存储器那样可以由地址线决定读取或写入某个指定的地址。2.什么情况下用FIFO?FIFO一般用于不同时钟域之间的数据传输,比如FIFO转载 2017-04-05 20:15:04 · 1471 阅读 · 0 评论 -
彻底掌握Quartus——Signaltap篇
一、前言。Signaltap是嵌入式逻辑分析仪,说到嵌入式,很容易让人想起ARM,其实Signaltap跟ARM没有半毛钱关系。这里的嵌入是嵌到FPGA的内部。如果你用过Signaltap,就会发现,每次都要综合整个工程,再下载代码,然后才可以使用Signaltap,这说明了Signaltap是由一些逻辑电路组成,而不是仿真。请不要把Signaltap和Modelsim混为一谈(如果是一样的话转载 2017-04-25 09:29:03 · 1144 阅读 · 0 评论 -
SignalTap嵌入式逻辑分析仪使用分析
ALTERA公司的集成开发环境Quartus II自带的嵌入式逻辑分析仪SignalTap给使用者带来很大的方便,SignalTap为使用者提供了实时观察FPGA数据的窗口,给FPGA开发人员的调试带来了便捷。在SignalTap里有2个设置点比较关键,采集时钟(clock)与样点深度(sample depth),采样时钟是SignalTap的采样时钟,样点深度是SignalTap一屏有多少个原创 2017-12-29 10:37:49 · 2155 阅读 · 0 评论