fifo在FPGA中的应用小结

本文参考：http://www.eepw.com.cn/article/264818.htm

　　　　　http://blog.csdn.net/hanghang121/article/details/17393387?locationNum=1

FIFO是FPGA内部一种常用的资源，可以通过FPGA厂家的的IP生成工具生成相应的FIFO。FIFO可分为同步FIFO和异步FIFO，其区别主要是，读写的时钟是否为同一时钟，如使用一个时钟则为同步FIFO，读写时钟分开则为异步FIFO。一般来说，较大的FIFO可以选择使用内部BLOCK RAM资源，而小的FIFO可以使用寄存器资源例化使用。

　　一般来说，FIFO的主要信号包括：

                         

实际使用中，可编程满的信号(XILINX 的FIFO)较为常用，ALTERA的FIFO中，可以通过写深度(即写入多少的数据值)来构造其可编程满信号。通过配置threshold(门限)的值可以设定可编程满起效时的FIFO深度。

                                                               

上图所示为FIFO的模型，可以看做一个漏桶模型，其中输入、输出、满信号、空信号、可编程满等信号如图所示，一目了然。其中threshold信号可以看做水位线，通过此信号可以设置可编程满信号。FIFO的其他的信号也大都与其深度相关，如有特殊需求，可通过厂商提供的IP生成工具的图形界面进行选择使用。

FIFO的使用场景有多种，其中主要如下所示：

　　(1) 数据的缓冲。如模型图所示，如果数据的写入速率高，但间隔大，且会有突发;读出速率小，但相对均匀。则通过设置相应深度的FIFO，可以起到数据暂存的功能，且能够使后续处理流程平滑，避免前级突发时，后级来不及处理而丢弃数据。

　　(2) 时钟域的隔离。对于不同时钟域的数据传递，则数据可以通过FIFO进行隔离，避免跨时钟域的数据传输带来的设计与约束上的复杂度。比如FIFO的一端是AD采集的数据，另一端是计算机的PCI总线，假设AD采集的速率是16位 100K SPS，那么每秒的数据量为100K*16bit=1.6Mbps。而PCI总线的速度为33MHz，总线宽度为32位，则其最大传输速率为33M*32=1.056Gbps，在两个不同的时钟域间就可以采用FIFO来作为数据缓冲。

　　(3)用于不同宽度的数据接口。例如单片机8位数据输出，而DSP是16位数据输入，在单片机和DSP连接时就可以使用FIFO来达到数据匹配的目的。

 

　　FIFO设计中有两个需要注意事项，首先，不能溢出，即满后还要写导致溢出，对于数据帧的操作来说，每次写入一个数据帧时，如果每写一个宽度(FIFO的宽度)的数据，都要检查满信号，则处理较为复杂，如果在写之前没满，写过程不检查，则就容易导致溢出。因此可编程满的设定尤为必要，通过设置可编程满的水位线，保证能够存储一个数据帧，这样写之前检查可编程满即可。

　　其次，另一更容易出错的问题，就是空信号。对于FIFO来说，在读过程中出现空信号，则其没有代表该值没有被读出，对于读信号来说，如设定读出一定长度的值，只在一开始检测非空，如状态机的触发信号，容易出现过程中间也为空的信号，会导致某些数据未读出，特别是写速满而读速快的场景下。 因此rden与!empty信号要一起有效才算将数据读出。

　　空信号处理相对容易出错，懒人自有笨方法，下面介绍一种应用于数据帧处理的FIFO使用方式，只需在读开始检测空信号即可，可以简化其处理读数据的流程：

                                                    

其处理结构如上图所示，数据缓存以大FIFO(BLOCK RAM实现)为主，而每存储完毕一个数据帧向小FIFO(寄存器实现)内写入值。当小FIFO标示非空时,则标示大FIFO中已存储一个整帧。则下一级模块可以只需检测小FIFO非空时，从而读出一个整帧，过程中大FIFO一直未非空，可以不用处理非空信号，从而简化设计和验证的流程。

FIFO中的一些重要参数：

（1）FIFO的宽度：也就是英文资料里常看到的THE WIDTH，它只的是FIFO一次读写操作的数据位，就像MCU有8位和16位，ARM 32位等等，FIFO的宽度在单片成品IC中是固定的，也有可选择的，如果用FPGA自己实现一个FIFO，其数据位，也就是宽度是可以自己定义的。

（2）FIFO的深度：THE DEEPTH，它指的是FIFO可以存储多少个N位的数据（如果宽度为N）。如一个8位的FIFO，若深度为8，它可以存储8个8位的数据，深度为12 ，就可以存储12个8位的数据，FIFO的深度可大可小，个人认为FIFO深度的计算并无一个固定的公式。在FIFO实际工作中，其数据的满/空标志可以控制数据的继续写入或读出。在一个具体的应用中也不可能由一些参数算数精确的所需FIFO深度为多少，这在写速度大于读速度的理想状态下是可行的，但在实际中用到的FIFO深度往往要大于计算值。一般来说根据电路的具体情况，在兼顾系统性能和FIFO成本的情况下估算一个大概的宽度和深度就可以了。而对于写速度慢于读速度的应用，FIFO的深度要根据读出的数据结构和读出数据的由那些具体的要求来确定。

（3）满标志：FIFO已满或将要满时由FIFO的状态电路送出的一个信号，以阻止FIFO的写操作继续向FIFO中写数据而造成溢出（overflow）。

（4）空标志：FIFO已空或将要空时由FIFO的状态电路送出的一个信号，以阻止FIFO的读操作继续从FIFO中读出数据而造成无效数据的读出（underflow）。

（5）读时钟：读操作所遵循的时钟，在每个时钟沿来临时读数据。

（6）写时钟：写操作所遵循的时钟，在每个时钟沿来临时写数据。

（7）读指针：指向下一个读出地址。读完后自动加1。

（8）写指针：指向下一个要写入的地址的，写完自动加1。

读写指针其实就是读写的地址，只不过这个地址不能任意选择，而是连续的。