SRAM和DRAM的真正区别

静态存储器（SRAM）：在了解SRAM之前有必要先说明一下RAM，RAM的作用就是存储代码和数据供CPU使用，但是这些数据并不是像用袋子装米那么简单，更像是图书馆里面书架上摆放的书一样，不但要放进去还要能在需要的时候准确的取出来。

如果书架上有10行10列格子，有100本书要放在里面，那么我们使用一个行的编号+一个列的编号就能确定某一本书的位置，在SRAM里也是利用了相似的原理。

回到RAM存储器上，对于RAM存储器而言数据总线是用来传入数据或者传出数据的，因为存储器种的存储空间是是类似于存放图书的书架一样通过一定的国策定义的，所以我们可以通过这个郭泽来把数据存放在存储器上的对应位置，二进行这种定义的工作就依靠总线来实现。

对于CPU来说，RAM就像一条长长的有很多空格的细线，每个空格都有一个唯一的地址与之对应，如果CPU想要从RAM中调用数据，它首先需要给地址总线发送 “编号” 请求搜索图书（数据），然后等待若干哥时钟周期后，数据总线就会把数据传输给CPU，看图更直观一点。

小圆点代表RAM中的存储空间，每一个都有一个唯一的地址线和它相连，当地址解码器接收到地址总线的指令：“我要这本书（地址数据）”后，它会根据这个数据定位CPU想要调用的数据所在的位置，然后数据总线就会把其中的数据传送到CPU。

下面介绍本文的主角SRAM：

SRAM——“static RAM” 静态随机存储的简称，所谓静态，是指这种存储器只要保持通电，里面存储的数据就可以一直保持，这里与我们常见的DRAM动态随机存储器不同，具体来看看有那些区别：

SRAM vs DRAM

SRAM：不需要刷新电路即可以保存它内部存储的数据，

DRAM：（Dynamic Random Access Memory）每隔一段时间，要刷新充电一次，否则内部数据就会消失【DRAM是通过栅极电容存储电荷来暂存信息。由于存储的信息电荷终究是有泄漏的，电荷数又不能像SRAM存储元那样由电源经负载管来补充，时间一长，信息就会丢失。为此必须设法由外界按一定规律给栅极充电，按需要补给栅极电容的信息电荷，此过程叫刷新。因此，DRAM需要刷新】【DRAM是靠其内部电容电位来记录其逻辑值的，但是电容因各方面的技术困难无可避免的有显著的漏电现象（放电现象）而使电位下降，于是需要周期性地对高电位电容进行充电而保持其稳定，这就是刷新】

因此：SRAM具有较高的性能，功耗较小。

SRAM：主要用于二级高速缓存（level2 cache）它利用晶体管来存储数据；

DRAM：DRAM的每一位存储单元采用一个晶体管和小电容来实现。若写入位为“1”，则电容被充电:若写入位为“0”，则电容不被充电。读出时用晶体管来读与之相连的电容的电荷状态。若电容被充电，则该位为“1”;若电容没有被充电，则该位为“O”。

因此：SRAM的速度快，但是在相同的面积中SRAM的容量要比其它类型的内存小。

SRAM缺点：集成度低，相同容量的DRAM内存可以设计为较小的体积，但是SRAM却需要很大的体积，同样面积的硅片可以做出更大容量的DRAM，因此SRAM更显得贵。

还有，SRAM的速度快但昂贵，一般用于小容量SRAM作为更高速CPU和较低速DRAM之间的缓存。

总结：

SRAM成本更高 ，DRAM成本较低（一个场效应管+一个电容）

SRAM存取速度较快，DRAM速度慢（电容要有充放电时间）

SRAM一般用在高速缓存中，DRAM一般用在内存条里

SRAM是如何运作的 ？

 一个SRAM单元通常由4-6只晶体管组成，当这个SRAM单元被赋予0或者1的状态之后，它会保持这个状态直到下次被赋予新的状态或者断电之后才会更改或者消失，SRAM的速度较快，且省电，但是存储1bit的信息需要4-6只晶体管制造成本可想而知，但是DRAM只要1只晶体管就可以实现。

连接一下SRAM的结构，比较出名的是6场效应管组成一个存储bit单元的结构：

M1-6表示表示6个晶体管，SRAM中的每一个bit存储由4个场效应管M1234构成两个交叉耦合的反相器中。 一个SRAM基本单元有0，1两个状态。

SRAM基本单元由两个CMOS反相器组成，两个反相器的输入输出交叉连接，即第一个反相器的输出连接第二个反相器的输入，第二个反相器的输出连接第一个反相器的输入，这实现了两个反相器输出状态的锁定，保存即存储了一个位元的状态。

一般而言，每个基本单元的晶体管数量越少，其占用面积就会越小，由于硅晶圆生产成本相对固定，所以SRAM基本单元面积越小，在芯片上就可以制造更多的位元存储。每个位元存储的成本就越低。

SRAM行业发展趋势：

随着处理器日趋强大，尺寸越发精巧。然而更加强大的处理器需要缓存进行相应的改进。与此同时每一个新的工艺节点让增加嵌入式缓存变得艰巨起来。SRAM的6晶体管架构(逻辑区通常包含4个晶体管/单元)意味着每平方厘米上的晶体管的数量将会非常多。这种极高的晶体管密度会造成很多问题，其中包括：

SER：软错误率;Processnode：工艺节点soft：软错误

更易出现软错误：工艺节点从130nm缩小到22nm后，软错误率预计将增加7倍。

更低的成品率：由于位单元随着晶体管密度的增加而缩小，SRAM区域更容易因工艺变化出现缺陷。这些缺陷将降低处理器芯片的总成品率。

更高的功耗：如果SRAM的位单元必需与逻辑位单元的大小相同，那么SRAM的晶体管就必须小于逻辑晶体管。较小的晶体管会导致泄露电流升高，从而增加待机功耗。

片上缓存难以满足上述要求。未来的可穿戴设备将会拥有更多功能。因此片上缓存将无法满足要求，对外置缓存的需求将会升高。在所有存储器选项中，SRAM最适合被用作外置缓存，因为它们的待机电流小于DRAM，存取速度高于DRAM和闪存。

附链接：SRAM与DRAM真正区别，你真的明白吗https://baijiahao.baidu.com/s?id=1674336598070457436&wfr=spider&for=pc&searchword=%E8%8A%AF%E7%89%87%E4%B8%ADsram%20%E5%92%8Cdram