本文介绍了使用Verilog在FPGA上实现一个时分秒数字时钟的方法。通过三个计数器分别对秒、分钟和小时进行计数，当达到预设值时进行重置，从而实现时钟的循环显示。代码中包含三个always块，分别对应秒、分、时的计数逻辑。
module data_clock
(
input i_sys_clk,
input i_sys_rstn,
output [3:0] shi,
output [5:0]fen,
output [5:0] miao
);
//miao cnt;
reg [5:0] miao_cnt;
always@(posedge i_sys_clk or negedge i_sys_rstn)begin
if(i_sys_rstn==1'b0)begin
miao_cnt <= 6'd0;
end
else if(miao_cnt==6'd60)begin
miao_cnt <= 6'd0;
end
else begin
miao_cnt <= miao_cnt + 1'b1;
end
end
//fen cnt;
reg [5:0] fen_cnt;
al
(
input i_sys_clk,
input i_sys_rstn,
output [3:0] shi,
output [5:0]fen,
output [5:0] miao
);
//miao cnt;
reg [5:0] miao_cnt;
always@(posedge i_sys_clk or negedge i_sys_rstn)begin
if(i_sys_rstn==1'b0)begin
miao_cnt <= 6'd0;
end
else if(miao_cnt==6'd60)begin
miao_cnt <= 6'd0;
end
else begin
miao_cnt <= miao_cnt + 1'b1;
end
end
//fen cnt;
reg [5:0] fen_cnt;
al
最低0.47元/天 解锁文章
扫一扫
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
