该Verilog代码模块`serilize_gen`用于生成00011101的序列信号。在每个系统时钟上升沿，它会进行内部计数，并在特定计数值上更新输出`data_out`。模块包括一个复位逻辑，当计数达到10时复位。序列通过一个状态机实现，根据计数器`cnt`的值输出相应的序列位。
module serilize_gen(
input i_sys_clk,
output data_out
);
//产生复位；
reg [3:0] rst_cnt = 4'd0;
always@(posedge i_sys_clk)begin
if(rst_cnt == 4'd10)begin
rst_cnt <= 4'd10;
end
else begin
rst_cnt <= rst_cnt;
end
end
wire rstn;
assign rstn = (rst_cnt == 4'd10);
//00011101序列循环产生
reg [2:0]cnt;
always@(posedge i_sys_clk or negedge rstn)begin
if(rstn==1'b0)begin
input i_sys_clk,
output data_out
);
//产生复位；
reg [3:0] rst_cnt = 4'd0;
always@(posedge i_sys_clk)begin
if(rst_cnt == 4'd10)begin
rst_cnt <= 4'd10;
end
else begin
rst_cnt <= rst_cnt;
end
end
wire rstn;
assign rstn = (rst_cnt == 4'd10);
//00011101序列循环产生
reg [2:0]cnt;
always@(posedge i_sys_clk or negedge rstn)begin
if(rstn==1'b0)begin
最低0.47元/天 解锁文章
825
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
