芷年若相依-CSDN博客

原创 CVPR2023论文列表（中英对照）

3D-POP - An Automated Annotation Approach to Facilitate Markerless 2D-3D Tracking of Freely Moving Birds With Marker-Based Motion Capture 3D-POP - 一种自动注释方法，通过基于标记的运动捕捉促进自由移动鸟类的无标记 2D-3D 跟踪。

2024-04-02 17:16:14 534

原创 ECCV2022论文列表（中英对照）

ECCV2022论文列表（中英对照）

2022-09-13 20:16:18 14591 2

原创 AAAI2021论文列表（中英对照）

AAAI2021论文列表（中英对照）

2022-07-04 19:39:17 8065

原创 AAAI2020论文列表（中英对照）

AAAI2020论文列表（中英对照）

2022-07-04 19:35:48 5885

原创 AAAI2019论文列表（中英对照）

AAAI2019论文列表（中英对照）

2022-07-04 19:34:37 5493

原创 win10+linux双系统，搭建深度学习pytorch环境

win10+linux双系统搭建

2022-07-04 19:24:34 457

原创 CVPR2022论文列表（中英对照）

CVPR论文列表，中英对照

2022-07-04 19:22:59 18665 6

首先需要安装endnote软件，参考：https://www.jianshu.com/p/a35e6baa2d26如果还没有整理论文名称的话，可以在CSDN中搜索“XXX论文总结/笔记”，然后复制论文名称。在百度学术（或谷歌学术、SCI等等）中搜索该论文，点击收藏。搜集好所有的文献之后，点开报读学术收藏夹，全选文献，导出到endnote，此时会自动下载.enw文件。打开endnote，点击导入，选择刚刚下载好的文件，选择“endnote import”，就会出现导入的文献列表。参考文献标准

2021-05-31 22:30:29 3405

原创【04解调&滤波器】CPFSK调制解调的MATLAB与FPGA实现（Altera/Quartus/Verilog&VHDL）

阿这

2021-03-19 20:59:06 2510 1

原创【03调制&NCO】CPFSK调制解调的MATLAB与FPGA实现（Altera/Quartus/Verilog&VHDL）

如何调用NCO？如何修改已经生成的NCO参数？

2021-03-19 20:58:33 1875

原创【02新建工程】CPFSK调制解调的MATLAB与FPGA实现（Altera/Quartus/Verilog&VHDL）

本篇内容：如何新建工程？如何打开已有工程？如何在工程中新建文件？如何在工程中添加已有文件？一、新建工程点击左上角file-new project wizard,出现以下界面，点击next。选择工程的文件夹，（我在桌面建立了一个名为fsk的文件夹，或者直接输入“\fsk”，它会提示你是否创建这个文件，点击“是”即可），给工程命名，点击next。如果你有已经写好的程序文件，可以直接加到工程中，如果没有，点击next。选择Cyclone IV E，输入你要用的芯片，找到后选中。如果你不需要

2021-03-19 20:57:33 762 1

原创【01】CPFSK调制解调的MATLAB与FPGA实现（Altera/Quartus/Verilog&VHDL）

最近在做专业综合设计，题目是CPFSK调制解调的MATLAB仿真与FPGA实现。感谢网上的前辈提供的资源和各种问题的解决方法，我也记录一下我的经验！我用的FPGA芯片是EP4CE6F17C8（资源挺少的），在淘宝买的黑金开发板和ADDA模块。软件用的是quartus13.1（web版）和quartus17.1（破解版）。本来用的17.1版本，但是没有fir滤波器，我的实力和时间也不允许我自己写滤波器，所以就迅速换了13.1版本的软件。web版的软件好像只能仿真不能下载实现，我生成了 Fsk_time_

2021-03-19 20:56:34 1416

原创 GPU版本pytorch环境搭建经历：win10(MX150)-anaconda-pytorch-jupyter

1.更新显卡驱动首先在任务管理器中查看自己的GPU型号，然后去官网https://www.nvidia.cn/Download/index.aspx?lang=cn找对应版本驱动，点击搜索，点击下载。安装显卡驱动，然后重启电脑。win+R 调出cmd，输入nvidia-smi去CUDA官网https://docs.nvidia.com/cuda/cuda-toolkit-release-notes/index.html查看对应的cuda版本，我的461.72版本可以安装最新的11

2021-03-13 21:21:40 2607

原创【FPGA】基于vivado的AM调制与解调（verilog）（四、测试方案篇）

测试方法仅供参考1.测试不同频率调制信号、载波信号下的调制输出和解调输出。多选几组，仿真。如：调制信号为1kHz，载波信号为1MHz，调制深度为0.9调制信号为8kHz，载波信号为8MHz，调制深度为0.5调制信号为10kHz，载波信号为10MHz，调制深度为0.72.计算调制深度实际值，与理论值比较，并计算误差。调制信号为1kHz，载波信号为1MHz，调制深度为0.9找到调制信号最大值处：放大找到对应已调信号的最大值30114：找到调制信号最小值处：放大找到对应已调信号的最大

2020-11-03 13:03:00 2103 1

原创【FPGA】基于vivado的AM调制与解调（verilog）（三、软件操作篇）

目录1.创建工程，添加设计文件、仿真文件2.调用IP核（1）DDS（产生特定频率正余弦信号的）（2）乘法器（3）fir滤波器3.编译与仿真1.创建工程，添加设计文件、仿真文件打开vivado，创建工程，需要改工程名和选择芯片，其余一路next。（怕芯片要求不一样，就不放图了）。创建好工程后，新建设计文件起个名字点击finish双击打开，即可编写设计程序写完设计文件，写仿真文件命名时，习惯在设计文件名后面加tb作为仿真文件名。创建完了在这找，双击打开，写程序2.调用IP核（

2020-11-03 13:02:44 3748 2

原创【FPGA】基于vivado的AM调制与解调（verilog）（二、程序设计篇）

设计程序`timescale 1ns / 1ps……………………………………………………………………………module exm( input sysclk,//输入100MHz时钟 input wire [15:0] carrier_int,//输入载波信号频率控制字，16位 input wire [23:0] modulate_int,//输入调制信号频率控制字，24位 input wire [3:0] depth,//输入调制深度 output

2020-11-03 13:02:26 2990 2

原创【FPGA】基于vivado的AM调制与解调（verilog）（一、理论知识篇）

目录一、技术指标二、AM原理三、方案设计第一部分第二部分第三部分第一篇介绍理论知识，第二篇介绍程序和软件，第三篇介绍测试方案。欢迎各位批评指正。一、技术指标完成信号AM调制和解调功能，具体要求如下：（1）载波信号频率范围：1M-10MHz，分辨率0.01MHz；（2）调制信号为单频正弦波信号，频率范围：1kHz-10kHz，分辨率0.01kHz；（3）调制深度0-1.0，步进0.1，精度优于5%；（4）使用MATLAB对比调制信号和解调信号指标；（5）载波信号频率、调制信号频率和调制深度可设

2020-11-03 13:01:48 4811

FSK调制解调的matlab、Verilog、VHDL代码

这是FSK二进制频移键控的仿真和FPGA实现的代码，用matlab做了连续、非连续fsk的仿真，用quartus进行verilog和VHDL实现，最后用modelsim进行仿真。

2021-03-19

数字调制解调技术的MATLAB与FPGA实现——XilinxVHDL版.zip

该资源是杜勇老师的《数字调制解调技术的MATLAB与FPGA实现——XilinxVHDL版》一书的参考代码，用到的软件是vivado，语言是VHDL，做ASK、FSK、PSK等研究的可以参考。

2020-12-16

数字调制解调技术的MATLAB与FPGA实现——AlteraVerilog版.zip

该资源是杜勇老师的《数字调制解调技术的MATLAB与FPGA实现——AlteraVerilog版》一书的参考代码，用到的软件是quartus，语言是verilog，做ASK、FSK、PSK等研究的可以参考。

2020-12-16

【FPGA】基于vivado的am调制与解调（verilog）

本设计为基于vivado的am调制与解调（verilog），具体指标如下：（1）载波信号频率范围：1M-10MHz，分辨率0.01MHz；（2）调制信号为单频正弦波信号，频率范围：1kHz-10kHz，分辨率0.01kHz；（3）调制深度0-1.0，步进0.1，精度优于5%；（4）载波信号频率、调制信号频率和调制深度可设置；

2020-06-21

【FPGA】基于vivado的am调制（verilog）

本设计是基于vivado的am调制，指标如下：（1）载波信号频率范围：1M-10MHz，分辨率0.01MHz；（2）调制信号为单频正弦波信号，频率范围：1kHz-10kHz，分辨率0.01kHz；（3）调制深度0-1.0，步进0.1，精度优于5%；

2020-06-21

基于multisim的多路抢答器设计

设计一个多路抢答器，可同时供8名选手或8个代表队比赛；主持人按下开始键，开始45s倒计时。若有选手抢答，数码管显示相应序号，蜂鸣器响，倒计时停止；若规定时间内无选手抢答，倒计时到00停止，此时选手无法抢答。

2020-06-15

基于matlab仿真AMI、HDB3码并求其功率谱

通过仿真产生一随机消息码序列，将其分别转换为AMI码和HDB3码，观察它们的波形；仿真观察AMI码和HDB3码的功率谱密度。其中code1产生AMI码，code2产生HDB3码，输入码序列（incode）可自定义。

2020-05-31

基于matlab仿真占空比为50%、75%以及100%的单、双极性归零码波形以及其功率谱。

基于matlab仿真占空比为50%、75%以及100%的单、双极性归零码波形以及其功率谱。一种是不需要调用子程序的，另外一种可以调用子程序，占空比、极性、码元周期、个数、采样点数均可自定义。