【FPGA】基于vivado的AM调制与解调（verilog）（三、软件操作篇）

最新推荐文章于 2024-06-16 09:00:00 发布
最新推荐文章于 2024-06-16 09:00:00 发布
阅读量3.7k 收藏 50
点赞数 7
分类专栏： 【FPGA】AM调制与解调 文章标签： fpga verilog
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/dovings/article/details/106889208
版权

目录

1.创建工程，添加设计文件、仿真文件

打开vivado，创建工程，需要改工程名和选择芯片，其余一路next。（怕芯片要求不一样，就不放图了）。
创建好工程后，新建设计文件
在这里插入图片描述
起个名字
在这里插入图片描述
点击finish
在这里插入图片描述
双击打开，即可编写设计程序
在这里插入图片描述
写完设计文件，写仿真文件
在这里插入图片描述
命名时，习惯在设计文件名后面加tb作为仿真文件名。
在这里插入图片描述
创建完了在这找，双击打开，写程序
在这里插入图片描述

2.调用IP核

（1）DDS（产生特定频率正余弦信号的）

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
点击OK，OK，generate，等待一会，OK。
在这里插入图片描述
复制粘贴到设计文件，改好对应的变量。

注：IP核参数设置错了怎么办？能直接修改吗？还是要删除重新调用？
在这里插入图片描述

（2）乘法器

在这里插入图片描述
设置输入输出符号、位宽，结果预览在左侧。
在这里插入图片描述
在这里插入图片描述

（3）fir滤波器

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

3.编译与仿真

写完程序（随时保存！），点击综合
在这里插入图片描述
有错误就去它提示的文件里面看，没有错误就点击运行仿真
在这里插入图片描述
经过漫长的等待后
在这里插入图片描述
注：我的有好多变量的那个窗口怎么不见了呜呜呜？
你想要的，这里都有~
在这里插入图片描述
波形改成模拟的
在这里插入图片描述
设置范围
在这里插入图片描述
如果你观测的变量是有符号数，就设置成有符号数。
在这里插入图片描述
仿真按钮的用法
在这里插入图片描述
在这里插入图片描述
没了，加油。

芷年若相依
关注
  • 7
    点赞
  • 踩
  • 50
    收藏
    觉得还不错? 一键收藏
  • 2
    评论
专栏目录
FPGA vivado Verilog语言实现AM信号调制
05-27
基于FPGA实现的AM信号调制， 使用vivado2014 Verilog编程语言实现AM信号调制
【FPGA】基于vivado的am调制（verilog）
06-21
本设计是基于vivado的am调制，指标如下： （1）载波信号频率范围：1M-10MHz，分辨率0.01MHz； （2）调制信号为单频正弦波信号，频率范围：1kHz-10kHz，分辨率0.01kHz； （3）调制深度0-1.0，步进0.1，精度优于5%；
基于FPGA的AM调制与解调（Verilog语言） fpga开发.pdf
04-22
基于FPGA的AM调制与解调（Verilog语言） fpga开发.pdf
基于FPGA数字信号处理器，如何实现AM调制？
最新发布
dpwkj的博客
06-16 172
​今天，小编将在这篇文章中为大家带来基于FPGA数字信号处理器设计AM调制的有关报道，通过阅读这篇文章，大家可以对本文的设计具备清晰的认识，主要内容如下。
基于FPGA的AM调制与解调（Verilog语言）
热门推荐
黄上的博客
06-11 3万+
一、概述     说是概述，但是你还是必须还是容我先瞎扯一番的。又是课程的作业，要通过FPGA实现AM信号的产生与解调。我们最开始手上是有硬件的板卡的，型号是叫Nexys Video。（当然现在被老师收走了，所以下面的程序只能讲解到仿真的层次）要求是通过VIO控制载波频率、调制信号频率、调制深度可调，然后通过ILA观察AM信号和解调后的信号。我记得载波信号的频率要求是1M~10M，调制信号的频率要...
【FPGA】基于vivado的AM调制与解调（verilog）（二、程序设计篇）
dovings的博客
11-03 2984
设计程序 `timescale 1ns / 1ps …………………………………………………………………………… module exm( input sysclk,//输入100MHz时钟 input wire [15:0] carrier_int,//输入载波信号频率控制字，16位 input wire [23:0] modulate_int,//输入调制信号频率控制字，24位 input wire [3:0] depth,//输入调制深度 output
【FPGA】基于vivado的AM调制与解调（verilog）（一、理论知识篇）
dovings的博客
11-03 4799
目录一、技术指标二、AM原理三、方案设计第一部分第二部分第三部分 第一篇介绍理论知识，第二篇介绍程序和软件，第三篇介绍测试方案。欢迎各位批评指正。 一、技术指标 完成信号AM调制和解调功能，具体要求如下： （1）载波信号频率范围：1M-10MHz，分辨率0.01MHz； （2）调制信号为单频正弦波信号，频率范围：1kHz-10kHz，分辨率0.01kHz； （3）调制深度0-1.0，步进0.1，精度优于5%； （4）使用MATLAB对比调制信号和解调信号指标； （5）载波信号频率、调制信号频率和调制深度可设
使用VIVADO进行FPGA信号的调制与解调
05-26
使用VIVADO进行信号的调制与解调，题目：（1）载波信号频率范围：1M-10MHz，分辨率0.01MHz； （2）调制信号为单频正弦波信号，频率范围：1kHz-10kHz，分辨率0.01kHz； （3）AM波表达式[1+ma(cosW1t+cosW2t)]cosWct （4）调制深度0-1.0，步进0.1，精度优于5%； （5）调制信号位宽为 位和解调信号位宽为 位，其他信号位宽自定义，解调误差优于1%,并利用MATLAB对数据进行验证； （6）载波信号频率、调制信号频率和调制深度由VIO控制，调制、解调等信号利用ILA进行观察，观察数据长度为 ； （7）仿真时设置载波信号频率 MHz，调制信号频率 1+4 kHz，调制深度 ；
FPGA学习积累之AM调制解调（解调部分没搞太明白）
yzf874154547的博客
11-22 7257
基于FPGA的AM调制与解调以及从中学到的东西（注：解调没搞太清楚，没写）随便说说一、平台二、DDS IP的使用三、FIR滤波（用于后面AM解调）四、AM调制五、整体代码六、仿真波形总结 随便说说 （这次小杨第一次写博客，有问题，见谅！） 前几天没事做就想学习学习信号类的知识，然后就想到了去年电赛折磨我的AM与FM的调制与解调。AM的调制与解调用FPGA来实现还是不是很难，但是我还是看了两位博主的博客（链接在这一段结尾）。本次AM调制与解调的信号都是有DDS输出的，载波为1MHz，调制波为10KHz。
【FPGA】基于vivado的am调制与解调（verilog）
06-21
本设计为基于vivado的am调制与解调（verilog），具体指标如下： （1）载波信号频率范围：1M-10MHz，分辨率0.01MHz； （2）调制信号为单频正弦波信号，频率范围：1kHz-10kHz，分辨率0.01kHz； （3）调制深度0-1.0，...
用FPGA实现AM调制的VHDL程序
04-20
FPGA实现的AM数字调制，编程语言室VHDL，开发环境是QuartusII8.0 。它很容易就能更改成其他的频率。
vivado2019.2平台中通过纯verilog编程实现16QAM调制,带testbench+代码操作视频
06-14
1.领域：FPGA，16QAM调制算法 2.内容：vivado2019.2平台中通过纯verilog编程实现16QAM调制,带testbench+代码操作视频 3.用处：用于16QAM调制算法编程学习 4.指向人群：本科，硕士，博士等教研使用 5.运行注意事项： 使用vivado2019.2或者更高版本测试，用软件打开FPGA工程，然后参考提供的操作录像视频跟着操作。 工程路径必须是英文，不能中文。
基于FPGA的FSK调制解调verilog开发,vivado2019.2平台开发+含代码操作演示视频
05-19
基于FPGA的FSK调制解调verilog开发,vivado2019.2平台开发+含代码操作演示视频 运行注意事项：使用matlab2021a或者更高版本测试，运行里面的Runme.m文件，不要直接运行子函数文件。运行时注意matlab左侧的当前文件夹窗口必须是当前工程所在路径。具体可观看提供的操作录像视频跟着操作。
ask调制 vivado工程实现 verilog语言编写
03-25
2ask调制vivado工程 verilog语言 zynq
64QAM_QAM调制解调_
10-01
本程序是对16
FM 调频波调制解调 FPGA Verilog 代码 Xilinx Vivado 工程
06-21
FM 调频波调制解调 FPGA Verilog 代码 Xilinx Vivado 工程 FIR 使用 https://blog.csdn.net/qq_46621272/article/details/125337119 文章有该代码详细说明 ...
AM 调幅波调制解调 FPGA Verilog 代码 Xilinx Vivado 工程
06-17
AM 调幅波调制解调 FPGA Verilog 代码 Xilinx Vivado 工程 FIR 使用 https://blog.csdn.net/qq_46621272/article/details/125334644 文章有该代码详细说明 ...
DDS automotive
10-09
DDS automotive是一家汽车软件解决方案提供商。他们专注于开发和提供用于车辆诊断、远程诊断、电子控制单元(ECU)编程和配置以及车辆通信的软件解决方案。DDS automotive的产品和服务帮助汽车制造商和维修厂商更轻松地进行诊断和维修工作，提高效率和减少成本。 DDS automotive的主要产品包括DDS-CAR、DDS-Service、DDS-Flash和DDS-Mobile。DDS-CAR是一种车辆诊断软件，能够与车辆的ECU进行通信，并获取车辆的故障码、传感器数据以及其他诊断信息。DDS-Service是一种用于远程诊断的解决方案，它允许维修技师通过互联网远程连接到车辆，并进行远程诊断和故障排除。DDS-Flash是用于车辆ECU编程和配置的软件工具，允许制造商对车辆的ECU进行更新和配置。DDS-Mobile是一种移动应用程序，提供了便捷的诊断和维修功能，使维修技师可以在移动设备上进行诊断和故障排除。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值