![](https://img-blog.csdnimg.cn/20201014180756926.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
【FPGA】AM调制与解调
文章平均质量分 84
芷年若相依
这个作者很懒,什么都没留下…
展开
-
【FPGA】基于vivado的AM调制与解调(verilog)(一、理论知识篇)
目录一、技术指标二、AM原理三、方案设计第一部分第二部分第三部分第一篇介绍理论知识,第二篇介绍程序和软件,第三篇介绍测试方案。欢迎各位批评指正。一、技术指标完成信号AM调制和解调功能,具体要求如下:(1)载波信号频率范围:1M-10MHz,分辨率0.01MHz;(2)调制信号为单频正弦波信号,频率范围:1kHz-10kHz,分辨率0.01kHz;(3)调制深度0-1.0,步进0.1,精度优于5%;(4)使用MATLAB对比调制信号和解调信号指标;(5)载波信号频率、调制信号频率和调制深度可设原创 2020-11-03 13:01:48 · 4750 阅读 · 0 评论 -
【FPGA】基于vivado的AM调制与解调(verilog)(二、程序设计篇)
设计程序`timescale 1ns / 1ps……………………………………………………………………………module exm( input sysclk,//输入100MHz时钟 input wire [15:0] carrier_int,//输入载波信号频率控制字,16位 input wire [23:0] modulate_int,//输入调制信号频率控制字,24位 input wire [3:0] depth,//输入调制深度 output原创 2020-11-03 13:02:26 · 2961 阅读 · 2 评论 -
【FPGA】基于vivado的AM调制与解调(verilog)(三、软件操作篇)
目录1.创建工程,添加设计文件、仿真文件2.调用IP核(1)DDS(产生特定频率正余弦信号的)(2)乘法器(3)fir滤波器3.编译与仿真1.创建工程,添加设计文件、仿真文件打开vivado,创建工程,需要改工程名和选择芯片,其余一路next。(怕芯片要求不一样,就不放图了)。创建好工程后,新建设计文件起个名字点击finish双击打开,即可编写设计程序写完设计文件,写仿真文件命名时,习惯在设计文件名后面加tb作为仿真文件名。创建完了在这找,双击打开,写程序2.调用IP核(原创 2020-11-03 13:02:44 · 3689 阅读 · 2 评论 -
【FPGA】基于vivado的AM调制与解调(verilog)(四、测试方案篇)
测试方法仅供参考1.测试不同频率调制信号、载波信号下的调制输出和解调输出。多选几组,仿真。如:调制信号为1kHz,载波信号为1MHz,调制深度为0.9调制信号为8kHz,载波信号为8MHz,调制深度为0.5调制信号为10kHz,载波信号为10MHz,调制深度为0.72.计算调制深度实际值,与理论值比较,并计算误差。调制信号为1kHz,载波信号为1MHz,调制深度为0.9找到调制信号最大值处:放大找到对应已调信号的最大值30114:找到调制信号最小值处:放大找到对应已调信号的最大原创 2020-11-03 13:03:00 · 2070 阅读 · 1 评论