RISC-V CPU仿真器

最新推荐文章于 2024-05-19 09:30:23 发布
最新推荐文章于 2024-05-19 09:30:23 发布
阅读量194 收藏 3
点赞数 3
文章标签： risc-v c++
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/dydzjp/article/details/138493983
版权
作者开发了一款支持RISC-V指令集的64位CPU仿真器，包括Bus、DRAM、Decoder和MMU等功能模块，实现了原子操作等不同类型的指令解码，并设计了测试框架进行指令单元测试。代码可在CSDN下载。
摘要由CSDN通过智能技术生成

       个人兴趣开发了一个基于risc-v指令集的64位cpu仿真器，当前模拟了Bus、DRAM、Decoder、异常、MMU等。Decoder可以对atomic、B、I、I64、R、R64 S、U、 B、J、CSR、LOAD等类型指令解码，浮点、压缩指令及部分指令在实现中。并设计了指令测试框架，通过指令单元测试，对指令进行测试。

      欢迎交流，相互学习。

     代码链接https://download.csdn.net/download/dydzjp/89271958icon-default.png?t=N7T8https://download.csdn.net/download/dydzjp/89271958

dydzjp
关注
  • 3
    点赞
  • 踩
  • 3
    收藏
    觉得还不错? 一键收藏
  • 3
    评论
探索RISC-V-DV：一款强大的RISC-V指令集仿真器
gitblog_00034的博客
04-10 681
探索RISC-V-DV：一款强大的RISC-V指令集仿真器 项目地址:https://gitcode.com/chipsalliance/riscv-dv 在开源硬件和嵌入式系统的世界中，RISC-V架构正逐渐崭露头角，成为挑战传统处理器IP如ARM的新星。而为了验证和测试基于RISC-V的处理器，一个优秀的仿真器是至关重要的。这就是我们今天要介绍的项目——RISC-V-DV，一个由Chips A...
risc-v仿真器
02-15
risc-v仿真器
RISC-V CPU 仿真器
05-06
个人兴趣尝试开发了一个基于risc-v指令集的cpu仿真器，当前模拟了Bus、DRAM、Decoder、异常等。 Decoder支持64位架构，32位指令译码可以对atomic、B、I、I64、R、R64 S、U、 B、J、CSR、LOAD等类型指令解码，浮点、压缩格式指令及部分指令在实现中。 欢迎了解，相互学习。
探索未来计算：RISC-V仿真器rv8
最新发布
gitblog_00029的博客
05-19 311
探索未来计算：RISC-V仿真器rv8 项目地址:https://gitcode.com/michaeljclark/rv8 当我们在寻找更高效、更灵活的计算解决方案时，RISC-V架构以其开放源码和精简设计的优势崭露头角。今天，我们向您推荐一个强大的工具——rv8，这是一个专为x86-64平台设计的RISC-V模拟器，它不仅提供了高性能的二进制翻译器，还包含了全面的系统模拟环境。 项目介绍 rv...
写一个riscv模拟器(1)
uhhhhhhu的博客
11-23 213
其中mmu_t中的entry表示程序开始的地址，后续我们会在mmu模块和machine模块中通过调用machine_load_program函数和mmu_load_elf来让state_t中的pc变量指向entry 从而开始执行程序。machine_load_program函数会读取文件并且通过mmu_load_elf函数来把mmu中的entry指向elf表中的开始地址，最后再让pc指向mmu中的entry,来执行程序。开始先声明elf头部表数组(用来存放elf头部表内容)接下来让我们进入正题吧。
RISC-V-Simulator：RISC的简单模拟器-V
02-23
RISC-V仿真器 RISC的简单模拟器-V 指数 项目介绍 代码说明 1.项目简介 在这个项目中，我制作了简单的单周期RISC-V模拟器，该模拟器可以执行add，addi，beq，jal，jalr，ld和sd。 我实现了部分源代码，这是下面的过程。 默认情况下，主要骨架代码来自我的课程。 根据RISC-V的流水线模型，我的代码由5个模块组成，分别是“指令提取”，“解码”，“执行部分”，“内存”，“回写” 2.代码说明 在解释之前，让我介绍一下骨架代码的一些修改。 初始化部分，由于易于解码，我制作了一个数组，该数组指示从LSB到[31]的32位。 指令获取 计算机的基本地址单位是8位，即1个字。 RISC-V使用4字指令，因此程序计数器是4的倍数。但是，该程序（模拟）正在逐一读取十六进制指令。 解码 在解码部分中，模块应解码指令并从寄存器文件中读取数据。 在本节中，我们应该指定在执行，加
RV-LINK：将 Longan Nano 开发板变成 RISC-V 仿真器
zoomdy's blog
09-28 1990
Longan Nano 烧入 RV-LINK 固件，将 Longan Nano 开发板变成 RISC-V 仿真器。
[手搓 RISC-V 高性能模拟器]笔记二
lbai7134的博客
04-09 184
然后定义machine_load_program()用来读取elf文件，获得其文件指针传递给mmu_load_elf()获取elf header，然后将读取的entry地址付给pc寄存器。mmu结构体：用于保存处理器内存的所有信息，目前包含entry内存地址（即程序从何处开始执行）其中，mmu_load_elf()函数作用就是读取elf header给mmu。status结构体：包含处理器中的32个普通register和pc。首先定义了machine结构体，包含了status和mmu。
RISCV仿真环境搭建
zhulianseu的专栏
09-13 2472
主要参考了这几篇文章：riscv-gnu-toolchain是交叉工具链，利用这个工具链对C/C++文件进行编译，生成一个输出文件（file.o或者file.elf）,riscv-tools是仿真工具（模拟目标机器），对前面输出的可执行文件进行仿真。环境准备：centos7RISCV环境变量设置为RISC-V工具链安装路径，可以写在/etc/profile或者~/.bashrc中export RISCV="/tools/riscv/toolchain" #工具链的安装链接路径​。
RISC-V CPU设计
01-04
**RISC-V CPU设计** RISC-V（Reduced Instruction Set Computer, 简化指令集计算机）是一种开放源代码的指令集架构（ISA），由加州大学伯克利分校的计算机科学系于2010年发起。RISC-V的设计目标是提供一个简洁、...
riscv-rust：用Rust + WASM编写的RISC-V处理器仿真器
02-05
riscv-rust是一个用Rust编写并编译为WebAssembly的处理器和外围设备仿真器项目。 您可以将RISC-V模拟器导入Rust或JavaScript项目。 有关更多详细信息，请参阅。 在线演示 您可以在浏览器的仿真器上运行Linux或xv6。...
book.rvemu:《从零开始编写RISC-V仿真器的10个步骤》一书
03-20
用Rust编写RISC-V仿真器 这是在Rust中从头开始编写64位RISC-V仿真器的书。该书向您展示了如何逐步实现仿真器。您可以在中运行 （一个类似于Unix的简单操作系统）。 工具 这本书是由编写的。 将src/目录下的markdown文件转换为book目录下的html文件。 $ mdbook build 监视markdown文件以在每次更改时进行重建。 $ mdbook watch 在http://localhost:3000提供该书。 $ mdbook serve 部署 带有GitHub Actions将部署到GitHub页面。
精简指令集的8位CPU的verilog源代码
04-06
verilog设计的精简指令集8位CPU源代码，里面有验证平台，以及后端DC的综合报告，门级网表，以及覆盖率报告。
玄铁RISC-V处理器入门与实战.pdf
08-10
玄铁CPU调试系统是一个基于RISC-V架构的调试系统，提供了完整的调试环境，包括调试器、仿真器等。玄铁CPU调试系统非常适合应用于物联网、人工智能等领域。 本资源提供了RISC-V处理器的入门知识和实战经验，为开发者...
单周期RISC-V架构CPU的设计
07-28
单周期RISC-V架构CPU的设计是一项复杂而精细的工作，它涉及到计算机体系结构、微处理器设计以及数字逻辑等多个领域的知识。RISC-V是一种开放源码的指令集架构（ISA），其设计理念是精简指令集，旨在提供高效、低功耗...
RISCV模拟器安装过程
tangyzh的博客
02-16 814
介绍在Ubuntu20.04上安装部署RISCV模拟器的全过程
单周期RISC-V架构CPU的设计---仿真调试篇
qq_43186162的博客
07-28 1109
本文主要是对前一篇文章所设计的CPU仿真调试，具体细节请参照前一文章。
RISCV ISS Spike 介绍
清泉@叮咚
11-30 8377
RISCV ISS SPIKE 介绍SpikeSpike的使用Spike项目的目录结构其他一些文件夹的用处riscv文件夹如何插入一段漂亮的代码片生成一个适合你的列表创建一个表格设定内容居中、居左、居右SmartyPants创建一个自定义列表如何创建一个注脚注释也是必不可少的KaTeX数学公式新的甘特图功能，丰富你的文章UML 图表FLowchart流程图导出与导入导出导入 Spike Spike是RISC-V的一种仿真器，它可以仿真一个或多个hart 目前它支持的RISC-V指令集特性有： RV32I a
计算机组成原理 8位CPU的仿真
m0_53354306的博客
12-10 471
最终结果: CPU在cpustate = 11后开始运行 故观察时要到11以后观察 以自增为例 首先找到相应指令 inc指令码是0001010 在rambus里找到相应指令 只需观察acdbus(ac的输出)和rdbus 可以看到acdbus 由00000100 变为 0000101 即自增实现 如果要查找alus的其他运算 可以add wave在波形中查看具体指令 ...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值