ZYNQ与VITIS开发须知
文章平均质量分 56
软硬件统一设计
wandering_star
这个作者很懒,什么都没留下…
展开
-
VITIS统一开发平台的结构层次
前言 最近Xilinx统一了Vivado、SDK、HLS、SDSoC等软件并集成了更多的开源IP核,推出了Vitis统一软件平台,使我们不再需要关注底层的Verilog实现。 Vitis架构 XRT 由上图可以看到,Xilinx为我们提供了各种各样的加速库,而XRT(Xilin...原创 2021-05-12 14:23:51 · 814 阅读 · 0 评论 -
ZYNQ Block Design中总线位宽的截取与合并操作
ZYNQ Block Design中总线位宽的截取与合并操作 </h1> <div class="clear"></div> <div class="postBody"> <div id="cnblogs_post_body" class="blogpost-body blogpost-body-html">前言在某些需求下,数据的...转载 2021-05-11 13:13:22 · 1144 阅读 · 0 评论 -
Debug和Release的区别
Debug 版本Debug 是“调试”的意思,Debug 版本就是为调试而生的,编译器在生成 Debug 版本的程序时会加入调试辅助信息,并且很少会进行优化,程序还是“原汁原味”的。你没听错,不是任何一个程序都可以调试的,程序中必须包含额外的辅助信息才能调试,否则调试器也无从下手。Release 版本Release 是“发行”的意思,Release 版本就是最终交给用户的程序,编译器会使尽浑身解数对它进行优化,以提高执行效率,虽然最终的运行结果仍然是我们期望的,但底层的执行流程可能已经改变了。转载 2021-05-10 16:34:22 · 582 阅读 · 0 评论 -
MPSoC的启动流程
近期,也是学习Zynq 有一段时间了,之前接触的是Cyclone V的SOC,其引导过程属于FPGA引导HPS,程序的下载步骤也非常的繁琐;后来用了Zynq后,瞬间感觉方便了好多,下载只需一键了,哈哈! Zynq启动是由ARM引导的FPGA的,同时也包括用户程序的加载!为了更好理解Zynq UltraScale+ MPSoC的启动流程,我花了一星期的空余时间,查了大量的官方资料,汇总的详细的启动流程,对这方面感兴趣的可以收藏下来!Zynq启动分为三个步骤,如下:预配置阶段(Pre-configuration转载 2021-05-10 16:05:49 · 1656 阅读 · 0 评论 -
使用Vitis固化程序
步骤一:创建Vitis工程的时候,记得勾选Generate boot components,这样可以生成FSBL文件。步骤二:编译好工程。右键你的app工程,点击creat boot image:一般来说上图界面保持默认就好,注意图中最下面boot image partitions中的3个文件的顺序一定不能错。如果你只是用PS,PL没有任何逻辑,也没用PL的任何接口,中间第2个.bit文件可以删除。步骤三:点击Creat Image按钮,就可以生成.bin文件啦。生成后的原创 2021-05-10 15:57:50 · 7374 阅读 · 1 评论 -
Vitis中的各类型文件
1.xsa全称:??用途:由Vivado导出的PS的硬件平台信息,用于PS工程硬件底层的建立。生成后名称与Vivado中的顶层的名字相同。 在Vitis IDE界面,创建工程的时候需要关联添加。2.spr全称:??用途:驱动支持包的说明文档,可导入示例工程。...原创 2021-05-10 15:26:59 · 2405 阅读 · 0 评论 -
VITIS的安装
今天是2021年5月7日,xilinx官网可以查到的最新版的VITIS的安装包是2020.3版本,但是只支持Versal器件所以我们选择安装2020.2版本。原创 2021-05-07 21:02:32 · 6939 阅读 · 0 评论