计组：三、系统总线

计算机五大部件：运算器，控制器，存储器，输入，输出。
计算机三大件：CPU，存储体，IO。
——--------------------------------------------------------
各部件的连接方式：

1. 分散连接：各部件使用单独的连线。
   连线十分复杂，以CPU为核心，效率低。
2. 总线连接：各部件共享一组信息传输线。
   同一时刻只允许一个部件向总线发，一个或多个收。

---

总线：各个模块、部件共享信息传输线。
总线的分类：

1. 片内总线：
   芯片内部的总线，如寄存器、算逻ALU之间的总线。
2. 系统总线：
   五大件/三大件之间的总线。一般都在主板上，又叫板级总线。
   a.数据总线：双向。
   b.地址总线：由CPU输出，单向。
   c.控制总线：来决定总线使用权。每一根是单向，总体是双向。如时钟，复位，请求，允许，读写，响应。
3. 通信总线：
   用于计算机系统之间或者计算机系统与其它系统之间的通信。
   串行通信：适用于远程通信
   并行通信：近距离通信

---

主设备：获得总线控制权的设备。
从设备：对主线无控制权，能响应主设备的各种总线命令。
总线的时间特性：总线的每一根线在什么时候有效，线上各种信号的时序关系。

总线复用：一条信号线分时传送地址和数据两种信号。为了提高总线的的利用率。

总线标准：系统与各模块，模块与模块之间的一个界面标准。按此标准设计的接口是通用的。

---

RS232：
低电平逻辑1，高电平逻辑0。应用于串行交换设备DTE，DCE。
DTE：数据终端设备。可以是数据源，可以是接收信息的目的地。如计算机。
DCE：数据通信设备。是一个信号匹配器。如调制解调器。
DTE通过232连到DCE，DCE之间通信完，再由DCE到DTE。

现在的远程通信不能用数字信号直接通信，传输过程中会产生畸变。
发送端通过调制器将其转成模拟信号，接收端通过解调器将模拟信号恢复为原来的数字信号。

---

USB总线：
通用串行总线，Universal Serial Bus
基于通用连接技术，几乎可以将所有的外设通过USB进行连接，都支持这个标准。
使用4芯电缆，两根用于信号传输，两根是5V电源 / 地。

---

总线结构：

1. 单总线结构
   所有的传送都通过唯一的共享总线。效率低，是计算机系统的瓶颈。
   CPU，主存，IO之间的速度不匹配。
   ——
   ————
   ——

2. 双总线
   将速度低的IO设备从单总线上分离出来。
   图中的通道具有部分CPU的功能，统一管理IO设备。
   ——
   ——
   
   ——
   ——

3. 三总线结构：
   把不同速度的IO设备进行分类，让它们连在不同的通道上。从而提高效率。
   该结构中仍然是同一时刻只能使用一种总线。
   DMA总线用于主存与高速IO直接交换信息，不经过CPU。
   ——
   ——
   ——
   ——

另外一种三总线结构。
局部总线：连接CPU，IO设备，Cache。
Cache可以通过局部总线与CPU连接，还可以通过系统总线与主存通信。作为主存与CPU之间的桥梁。
两条总线上的IO和主存通信也不需要经过CPU。好像都是DMA方式。
——
——

——
——

• 4.四总线结构
  增加一条高速总线：专门挂接高速IO，如多媒体，高速局域网，图形工作站。通过高速Cache来连接CPU和主存。
  慢速IO都连到扩展总线上，再由扩展总线接口连接到高速总线。
  尽量少的依赖CPU。
  ——
  ——
  
  ——
  ——

---

• 总线控制：
  包括判优控制和通信控制。

主设备/主模块：对主线有控制功能。
从设备/从模块：对主线无控制功能，只能响应主设备发来的总线命令。

如果主设备需要使用总线来和另一个设备通信，则需要先由主设备发送总线请求信号。当多个主设备同时要使用总线时，就需要判优控制。

判优控制分为集中式和分布式。
集中式判优：将控制逻辑集中在一处（如CPU）。
分布式判优：将控制逻辑分散在与总线连接的各个设备中。

集中式判优又可细分为链式查询，计数器查询，独立请求方式三种。

链式查询：2+3
BR：总线请求。BG：总线同意。BS：总线忙。
总线同意信号串行地从一个IO口传送到下一个IO口，遇到有BR的口就给它BG。
一根BR线，一根BS线，BG像链条一样串接各个设备，对电路故障敏感，若第i个设备故障，则i往后的设备都不能正常工作。
——

——

计数器定时查询：
少了一根BG线，多了一组设备地址线。
总线空闲时，总线控制部件中的计数器开始计数，当某个有BR请求的设备地址与之匹配，则获得使用权。
计数值可从0开始，可从上次结束的地方开始，起始值可由程序设置，优先次序可以改变。
——

——
独立请求方式：
每台设备都有一对BR和BG线。
总线控制部件要设置排队电路，响应速度最快，代价是线路更复杂。
——

——

通信控制：

总线周期：完成一次总线操作的时间。
总线周期四个阶段：申请分配阶段，寻址阶段，传输阶段，结束阶段。
总线通信四种方式：同步通信，异步通信，半同步通信，分离式通信。
同步通信由统一时标控制数据传输，缺点是必须按最慢的速度的部件设计公共时钟，木桶效应，影响工作效率。

异步通信：允许各模块速度不一致，采用应答/握手方式。因此需要再中从设备间增加两条应答线。
异步通信应答方式：不互锁，半互锁，全互锁。
半互锁：主模块发出请求，必须受到从模块的应答才会撤销。从模块收到请求后发出应答信号，隔段时间后自动撤销应答。如CPU访问存储器请求，必须受到存储器空闲的应答信号才能访问。
全互锁：主模块发出请求后，必须等到应答才撤销。从模块应答后必须等请求信号撤销后才撤销。网络通信一般是全互锁。
波特率：每秒传送的二进制位数。
异步通信可以是并行也可以是串行**。
——

——

半同步通信：
像同步通信一样有时钟；同时又像异步通信一样允许不同速度的模块一起工作，即增设了等待响应信号线，用来插入等待周期。
缺点是对时钟频率要求不能太高，所以速度也不快。

分离式通信：
一个总线周期，时间花费主要有三个：主模块向从模块发送地址和命令；从模块按照命令进行准备；主从模块进行数据传输。
第二步其实不需要用到总线，所以将一个总线周期分为两个子周期，第一个子周期中主模块发送数据和命令完成后释放总线供别的模块使用，第二子周期中从模块将一切准备好后申请总线，与主模块通信。
每个设备都是主设备。
各模块占用总线都要先申请，总线被占用时都在做有效工作充分发挥总线潜力。

,----------------------------------------------------------

总线的负载能力：即驱动能力，总线接上负载后，输入输出的逻辑电平是否能保持在正常的范围内。如PC总线输出信号是低电平，要吸收电流，此时的负载能力指的是它吸收了电流后仍能保持一定程度的低电平；当总线输出高电平时，要想负载输出电流，此时的负载能力就是指当它输出电流后保持高电平的能力。

AGP总线用于三维数据，显卡。
控制线用来传送控制信号，响应信号，时序信号。
Plug and Play:即插即用，USB和PCI有此功能。
同步通信适用场合：总线长度短，各部件速度差不多。
异步通信适用场合：各部件速度不一致的场合
总线部件一般都配有三态门电路。
总线宽度：指数据总线的根数。
总线带宽：数据总线单位时间传输的数据量。
分离式通信每个模块都是主模块。
总线标准：为各模块互联提供一个标准界面。
总线结构的优越性：便于诊断、清除故障；模块化设计；便于升级。