Makefile中的CFLAGS、$^、$＜ 、$@

1.CFLAGS

CFLAGS是一个在C编译过程中使用的变量，它定义了编译器的选项和标志。在编写Makefile文件时，CFLAGS可以用来指定编译器需要的编译选项。

CFLAGS变量通常用于设置编译器的一些选项，例如：

• 调试信息选项：-g

• 优化选项：-O

• 编译警告选项：-Wall

• 指定包含目录选项：-I

• 指定库目录选项：-L

• 指定库文件选项：-l

• 等等

例如，以下是一个使用CFLAGS变量的Makefile示例：

CC = gcc
CFLAGS = -Wall -I./include -L./lib -lmylib

myapp: main.o foo.o bar.o
    $(CC) $(CFLAGS) $^ -o $@

main.o: main.c
    $(CC) $(CFLAGS) -c $< -o $@

foo.o: foo.c
    $(CC) $(CFLAGS) -c $< -o $@

bar.o: bar.c
    $(CC) $(CFLAGS) -c $< -o $@

clean:
    rm -f myapp *.o

在上述示例中，CFLAGS变量包含了-Wall选项用于开启所有警告信息、-I./include选项用于指定头文件的搜索路径、-L./lib和-lmylib选项用于链接名为libmylib的库文件。

在编译myapp目标时，Makefile使用了$(CFLAGS)变量来指定编译选项，而不需要在每个编译命令中都指定一遍。

2.$^

在Makefile中，$^表示所有的依赖文件列表，也就是指当前规则所依赖的所有文件，以空格分隔。在一个规则中，如果有多个依赖文件，可以使用$^来表示所有的依赖文件，这样可以简化Makefile的编写。

例如，假设有如下的Makefile规则：

target: dep1 dep2 dep3
    command

其中，target表示目标文件，dep1、dep2、dep3表示依赖文件，command表示编译命令。如果我们使用$^来表示所有的依赖文件，那么上面的规则可以写成如下形式：

target: dep1 dep2 dep3
    command $^

在这个例子中，$^表示所有的依赖文件dep1、dep2、dep3，编译命令可以使用$^来自动展开所有的依赖文件列表。

3.$<

在Makefile中，$<是一个自动化变量，表示依赖项中的第一个文件名。

在一个规则中，依赖项通常是由规则的第二个及之后的目标定义的，例如：

main.o: main.c foo.h bar.h
    gcc -c $<

在上面的例子中，$<代表依赖项中的第一个文件"main.c"。在执行这个规则时，Make会首先检查"main.c"是否有更新，然后如果需要的话会重新编译它，并将生成的目标文件"main.o"放在当前目录下。

4.$@

在Makefile中，$@是一个自动化变量，表示目标文件的名称。

在一个规则中，目标文件通常是由规则的第一个目标定义的，例如：

main: main.o foo.o bar.o
    gcc -o $@ $^

在上面的例子中，$@代表目标文件"main"。在执行这个规则时，Make将把所有依赖项"main.o"、"foo.o"和"bar.o"编译成目标文件"main"。然后，Make会执行命令:

gcc -o main main.o foo.o bar.o

将这些目标文件链接成一个可执行文件"main"。