这么多免费帖子, 赶紧开张吧

用verilog实现任意整数分频器, 设计代码如下

verilog系统函数$fwrite/$fopen/$fdisplay/$fclose/$readmemb的使用

vcs仿真中DPI和PLI的作用, 以及二者的区别

CFLAGS是一个在C编译过程中使用的变量，它定义了编译器的选项和标志。在编写Makefile文件时，CFLAGS可以用来指定编译器需要的编译选项。$

HDBits刷题笔记: Circuit部分.

HDLBits刷题笔记

一、原理1.将连续输入的9个灰度值存入移位寄存器，通过组合逻辑输出9个数的中值。2.求中值算法①将9个数分成3组，每组3个数。求每一组的最大值、中值、最小值②对3个最大值求最小值，对3个最小值求最大值，对3个中值求中值，得到3个数③对这三个数求中值，这个数也是9个像素的中值二、verilog实现顶层模块：/********top module********///port definemodule mid_9_nums( input

一、功能功能描述： 1）默认主干道绿灯； 2）检测到支路有车(X=1)，主路黄灯亮，再主路 红灯、支路红灯，再主路红灯、支路绿灯； 3）当支路没车(X=0)，绿灯黄灯红灯，主干道绿灯； 状态描述： S0:主干道绿灯亮，支路红灯;检测到支路有车(X=1),进入S1; S1:主干道黄灯亮，支路红灯,延时进入S2； S2:主干道红灯亮，支路红灯,延时进入S3 ； S3:主干道红灯亮，支路绿灯；没车进入S4; S4:主干道红灯亮，支路黄灯；延时进入S0..

一、要求两个按键KEY0、KEY1控制LED0、LED1的闪烁。功能定义：无按键按下：两个LED全亮；按下KEY0：交替闪烁按下KEY1：同时闪烁二、实现1.原理把电路分成三个部分：计数器、控制器、LED灯50MHZ时钟的周期为20ns，每0.5秒改变一次LED的状态，闪烁一次（两个状态）需要1秒，0.5秒需要2500_0000个时钟周期，2500_0000需要25位二进制数表示。通过计数器来实现，定义一个25位的计数器cnt[24:0]，每个clk上升沿计数一次。同时

一、BCD码概念BCD码（Binary-Coded Decimal‎），利用四个2进制位储存一个10进制的数，如下表所示。本文所讨论的问题均以8421BCD码为例，十进制的0~9分别用0000~1001来表示。十进制数23，可表示为0010_0011，十进制数129，可表示为0001_0010_1001。即分别对个位、十位、百位求对应的BCD码。​二、二进制数到BCD码的转换先根据输入不同位数的二进制数，求对应的BCD码假设输入1位二进制数1，则对应的BCD码为0001，对应

序列检测同步时序逻辑电路，要实现的功能如下：当已有输入码流出现序列111000或101110时输出检测信号为1，否则输出为0。在时序上检测到完整序列的下一个时钟周期输出检测结果。输入信号有效为1时表示当前输入有效，否则表示无效。之前输入依旧计入序列中并不清零，即允许序列重叠检测。

一、要求设计一个组合逻辑电路，检测输入32位0/1向量中从高到低第一个1出现的位置，如果向量为全0则输出32。例如：输入00011000 10000000 00000000 00000000，输出3；输入00000000 11111111 00000000 00000000，输出8；输入00000000 00000000 00000000 00001010，输出28.模块输入输出功能定义： 名称 方向 位宽 描述

主要有以下三种方式实现: 门互联/布尔表达式/逻辑功能描述.给出了相关设计和tb源代码及仿真结果.