触发器

最新推荐文章于 2023-11-21 21:54:31 发布

「已注销」

最新推荐文章于 2023-11-21 21:54:31 发布

阅读量422

点赞数

分类专栏：编码的奥秘

本文链接：https://blog.csdn.net/fangmenghao/article/details/51103636

版权

本文介绍了触发器在不同场景的应用，从R-S触发器的复位和置位功能，过渡到电平触发的D型触发器及其作为1位存储器的角色。此外，还探讨了边沿触发的D型触发器在计数器中的作用，以及如何通过反向器简化输入。最后，阐述了触发器、计数器和振荡器之间的关系，强调8位行波计数器的构造原理。

摘要由CSDN通过智能技术生成

振荡器

由反向器构成

触发器

针对不同场景，触发器的输入名称也会变化，比如从R-S触发器到电平触发的D型触发器，

1. R-S触发器

Reset-Set 复位/置位

功能表

数据端S	保持位R	输出Q
0	1	0
1	1	1
0	0	Q
1	0	Q

功能表简化

X代表不关心其取值

数据端S	保持位R	输出Q

最低0.47元/天解锁文章

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

「已注销」

关注关注

0
点赞
踩
0

收藏

觉得还不错? 一键收藏
0
评论
复制链接

分享到 QQ

分享到新浪微博

扫一扫

专栏目录

触发器基础知识

z13978552542的博客

12-15

3962

（1）、当R非=0，S非=1时，触发器的初态无论是0还是1，由于R非=0，因此G1的输出Q非=1，若G2门的输入全为1，则输出Q为0，触发器置0状态。（2）、当R非=1，S非=0时，由于S非=0，因此G2门输出Q=1，若G2的输入全为1，则输出Q非=0，触发器置于1状态。（2）、CP=1时，G3、G4被打开，输出由R、S决定，触发器的状态随输入信号R、S的不同而不同。（1）、CP=0时，G3、G4被封锁，输出为1，无论输入信号R、S如何变化，触发器的状态不变。(要避免此状态，则R非+S非=1）

Quartus三种方式实现D触发器及时序仿真

TBMmagic的博客

04-07

1925

Quartus三种方式实现D触发器及时序仿真一、D触发器（一）D触发器结构（二）D触发器的波形图二、Quartus输入原理图及时序仿真（1）创建工程（2）创建方框文件（三）编译原理图文件（四）创建VWM格式波形文件（五）时序波形仿真三、Quartus-||调用D触发器及时序仿真（1）创建工程（2）创建方框文件（3）编译原理图文件（4）创建VWM格式波形文件及时序仿真四、Quartus-||用Verilog语言实现D触发器及时序仿真（1）编写Verilog文件（2）查看生成的电路图（3）利用Verilog语言

参与评论您还未登录，请先登录后发表或查看评论

SR触发器以及D触发器的仿真

weixin_74345079的博客

11-21

2373

触发器通常用于存储电路中的状态或者时序信息，例如在计数器和存储器等电路中使用。常见的触发器有SR触发器、D触发器等。不同类型的触发器有着不同的输入端口和输出端口，以及不同的状态转换规则。在SR触发器中，当遇到某些特定情况的输入时，就会出现不稳定的状态，例如与非门SR触发器，当R=0，S=0时，会出现禁止、不稳定的状态，这个时候，就需要用到D触发器了。触发器有两个稳定的状态：SET（置位）和RESET（复位）。与或非门的SR触发器相比，只将逻辑门进行了改变，连接方式还是原样，随之而来的的是真值表的改变。

R-S触发器

weixin_33985507的博客

04-28

583

　　下面是触发器的电路，这个电路上下对称，分别都是一个或门连着一个非门，特别之处在于，它们各自的输出又分别是对方的输入。　　合上R，上面的或门输入时1、0，经过上面的非门，Q=0，Q不发光。Q的结果会被反馈到下面的电路中，Q‘=1。也就是说，R=1的输入被反馈到了上面的电路中，然后即使断开R，灯泡Q依然不亮，而灯泡Q'依然亮着。　　再合上R，再打开、再合上......不管你怎么折腾，Q...

触发器总结

sksunkailing的博客

06-26

5951

定义电路除了需要实现逻辑运算的逻辑门外还需要保存信息的器件，出发就是具有记忆功能的电子器件特点 1.有两个互补的输出端 2.有两个稳定状态，1状态为=1，=0；0状态为=0，=1只要输入信号不变，触发器状态不变 3.在一定的输入信号作用下出发可以从一个状态变成另一个状态分类 R-S触发器、D触发器、J-K触发器、T触发器效果一、R-S触发器 1.结构（与非门构成的基本R-S触发器） 2.符号（与非门构成的基本R-S触发器） 3.功能（速记：看R，R为0就置0，R为1

黑客关键字

shengyao15的专栏

05-24

202

肉鸡 3389端口远程控制 webshell 远程控制软件：灰鸽子，上兴 ARP攻击远程控制别人的摄像头 DDoS 网络战争 ----------- DCOMRPC漏洞溢出入侵 MS049入侵 IPC连接 --------------- 注册码 DES算法病毒 -------------- ...

D型触发器

空之轨迹～约修亚

08-03

1万+

D 触发器 由J-K 触发器组成的二进制计数器 8 位元移位寄存器D 触发器 锁存器是一种基本的记忆器件，它能够储存一位元的数据。由于它是一种时序性的电路，所以并不需要时钟输入，它会根据输入来改变输出。 触发器不同于锁存器，它是一种时钟控制的记忆器件，触发器具有一个控制输入讯号 (CLOCK)。CLOCK讯号使触发器只在特定时刻才按输入讯号改变输出状态。若触发器只在时钟CLOCK由L到H (H到L) 的转换时刻才接收输入，则称这种触

Multisim仿真实验三 触发器_触发器_multisimd触发器_serviceq66_T触发器仿真_double34t_源

10-01

本实验的主题围绕着“Multisim仿真实验三 触发器”，主要关注触发器的逻辑功能、触发器之间的转换以及如何利用JK触发器构建双向时钟脉冲电路。下面我们将详细探讨这些知识点。首先，触发器是数字电路中的基本存储...

触发器实验报告.doc

03-11

实验3主要探讨了四种类型的触发器：基本RS触发器、JK触发器、D触发器以及触发器间的相互转换。触发器作为基础的存储元件，其核心特性在于它们能维持两种稳定状态，代表二进制的0和1，并在特定条件下能够从一种状态...

RS触发器原理图+Proteus仿真

07-04

RS触发器，全称为“Reset-Set触发器”，是数字逻辑电路中的一种基本逻辑单元，主要用于数据存储和状态保持。它的主要特点是可以根据输入信号RS（复位和置位）来改变其输出状态，通常有两个输入端：R（Reset）和S...

RS触发器与SR触发器区别有哪些

07-19

RS触发器和SR触发器是数字电路中常见的基本逻辑门，它们都是利用电子开关实现的信号存储电路，但它们之间存在一些基本的差异。理解这两者的区别，对于学习数字逻辑电路设计和分析是非常重要的。 RS触发器，全称为...

Quartus-II13.1三种方式实现D触发器及时序仿真

Harriet的博客

03-29

6075

文章目录一、认识D触发器（一）D触发器结构（二）D触发器的波形图二、Quartus-II输入原理图（一）创建工程（二）创建波形文件（三）编译原理图文件（四）创建vwm格式波形文件（五）时序波形仿真一、认识D触发器 D触发器是一个具有记忆功能的，具有两个稳定状态的信息存储器件，是构成多种时序电路的最基本逻辑单元，也是数字逻辑电路中一种重要的单元电路。（一）D触发器结构从图中可以发现D触发器有四个管脚，分别是输入信号D，输出信号Q，时钟信号CLK以及复位信号RESET。其功能是当RESET为低电平（0

【D触发器】从底层重新认识 D 触发器、建立时间和保持时间

记录学习历程

05-11

1万+

从与非门的真值表中可以看出，只有输入 A 和 B 都为 1 的情况下，输出才为 0，其他情况输出均为 1，结合到 PMOS 和 NMOS 的性质来看，对于输出为 0 的情况，NMOS 输入为 1 则导通也就是接地为 0，并且需要输入同时为 1，相当于把两个 NMOS 串联，而对于输出为 1 的情况，只要两个输入其中有一个为 0 则输出为 1，因此相当于把两个 PMOS 并联，于是得到了以下的逻辑门电路。在对称结构中，Q 的输出作为 Q' 的输入，同样 Q' 的输出作为 Q 的输入。这样输出就能稳定为 1。

电平触发器(D触发器)