SR触发器以及D触发器的仿真

目录

触发器

 1.SR触发器（或非门）

 2.SR触发器（与非门）

3.D触发器

 案例实现（与非门构建RS触发器

触发器

触发器是一种组合逻辑电路，可以存储1个二进制位的信息。

触发器有两个稳定的状态：SET（置位）和RESET（复位）。当输入信号满足某些条件时，触发器可以从一个状态转换到另一个状态。 

触发器通常用于存储电路中的状态或者时序信息，例如在计数器和存储器等电路中使用。常见的触发器有SR触发器、D触发器等。不同类型的触发器有着不同的输入端口和输出端口，以及不同的状态转换规则。 下面以SR触发器和D触发器为例。

 1.SR触发器（或非门）

下图为或非门真值表：

 或非门的的SR触发器电路如下图所示：

根据其电路图，可以得到其真值表：

R	S	Q
0	0	保持上次的输出
0	1	1
1	0	0
1	1	禁止、不稳定

 2.SR触发器（与非门）

与或非门的SR触发器相比，只将逻辑门进行了改变，连接方式还是原样，随之而来的的是真值表的改变。

下图为与非门的真值表：

 与非门的的SR触发器电路如下图所示：

根据其电路图，可以得到其真值表：

3.D触发器

在SR触发器中，当遇到某些特定情况的输入时，就会出现不稳定的状态，例如与非门SR触发器，当R=0，S=0时，会出现禁止、不稳定的状态，这个时候，就需要用到D触发器了。

首先根据如下电路图（默认两端输入不能同时为1):

为了解决不同能时为 “ 1 ” 的问题，我们对上述电路图进行改装得到如下新电路图：

 但当遇到如下情况时，电路仍然存在问题，于是我们在对CLK进行改装。

改进过后的电路图如下： 

 案例实现（与非门构建RS触发器）

RS触发器（又称RS锁存器）用于实现“记忆”电路状态/数据功能的东西 。

RS触发器 输出为1, 置位优先;
SR触发器 输出为0, 清零优先。

 最终成品如上所示。

注：该博客可能存在一部分错误的地方，请大家查找更多相关资料过后再阅读该博客；如有不足之处也欢迎大家指出，便于作者及时改正，以免误导更多人。