华清远见 | 程序员的学习天堂

作者：李老师，华清远见嵌入式学院讲师。对于复杂的设计来说，Verilog代码覆盖率检查是检查验证工作是否完全的重要方法，代码覆盖率（code coverge）可以指示Verilog代码描述的功能有多少在仿真过程中被验证过了，代码覆盖率分析包括以下分析内容。 1、语句覆盖率（statement coverge）,又称为声明覆盖率，用于分析每个声明在验证过程中执行的次数。例如： alway

作者：卢老师,华清远见嵌入式学院讲师。1、Altium Designer 10 入门知识1.1.1 什么是 Altium DesignerAltium Designer 提供了统一的应用方案，是 Protel（经典版本为 Protel 99se）的升级版本，其综合电子产品一体化开发所需的所有必须技术和功能。Altium Designer 在单一设计环境中集成板级和 FPGA 系统设计、

如何学好FPGA呢，很多人很困惑，多数停留在基础位置徘徊，我就这方面问题给大家谈几点自己的看法。1.基础问题FPGA的基础就是数字电路和HDL语言，想学好FPGA的人，建议床头都有一本数字电路的书，不管是那个版本的，这个是基础，多了解也有助于形成硬件设计的思想。

活动完全免费，想进入或者正从事相关行业的学生/工程师都可以参加~~9月19日（本周六），深圳大学，感兴趣的可以听听~~~~专题一、Google开放性移动设备综合平台Android专题二、WinCE系统开发综述专题三、FPGA设计的良好设计方法及误区详情及报名：http://www.farsight.com.cn/lecture/L090919.aspx 

作者：李秋凤，华清远见嵌入式学院讲师。仿真可以分为前仿真和后仿真，前仿真是功能仿真，目标是分析电路的逻辑关系的正确性，仿真速度快，可以根据需要观察电路输入输出端口和电路内部任一信号和寄存器的波形，后仿真是将电路的门延迟参数和各种电路单元之间的连线情况考虑在内后进行仿真，得到的仿真结果接近真实的应用情况，后仿真的速度相对于前仿真慢得多，在观测内部节点波形时比较困难，在一个完整的电路设计中应该包括

作者：李秋凤，华清远见嵌入式学院讲师。稍微接触过Verilog HDL的都对阻塞与非阻塞赋值略知一二，也是我们经常强调的重点之一，在课堂上还是有学员问什么不一样呢，为什么我用阻塞赋值也能得出正确的结果呢？在编写可综合代码的时候，建议大家不要忘了打开RTL网表查看器看看我们自己综合出来的电路是不是自己想要的逻辑。我就阻塞与非阻塞赋值这个问题详细说明一下。1、连续赋值连续赋值语句的

作者：李秋凤，华清远见嵌入式学院讲师。FPGA的设计过程中，modelsin是我们最常用的工具之一，大部分FPGA的初学者对Modelsim的使用不熟练，也只能使用最简单的一部分，其实它的功能很强打，在这里我就modelsim的使用写个详细文档，希望对初学者有帮助。共13部分，今天先写第一部分，每周写一部分，大家要有耐心，嘿嘿。一、概述ModelSim能够对VHDL、Verilog

作者：李秋凤，华清远见嵌入式学院讲师。1、SOC(System On Chip)a)：片上系统，单片上集成系统级、多元化的大功能模块，构成一个能够处理各种信息的集成系统 b)：集成了许多功能模块的微处理器核的单芯片电路系统。c)：可以大大缩小系统所占的面积，提高系统的性能和健壮性。d)：已嵌入式系统为核心，集软硬于一体，并追求最高的集成度，是电子系统设计发展的必然趋势和最终目标。

作者：李秋凤，华清远见嵌入式学院FPGA讲师如何学好FPGA呢，很多人很困惑，多数停留在基础位置徘徊，我就这方面问题给大家谈几点自己的看法。1.基础问题FPGA的基础就是数字电路和HDL语言，想学好FPGA的人，建议床头都有一本数字电路的书，不管是那个版本的，这个是基础，多了解也有助于形成硬件设计的思想。在语言方面，建议初学者学习Verilog语言，VHDL语言语法规范严格，调试起

 作者：李老师，华清远见嵌入式学院讲师。（1）独热码因为大多数FPGA内部的触发器数目相当多，又加上独热码状态机（one hot state machine)的译码逻辑最为简单，所以在设计采用FPGA实现的状态机时，往往采用独热码状态机(即每个状态只有一个寄存器置位的状态机)。 （2）case语句建议采用case、casex或casez语句来建立状态机的模型。因为这些语句表

作者：李老师，华清远见嵌入式学院讲师。逻辑锁定方法学（LogicLock Methodology）内容就是在设计时采用逻辑锁定的基于模块设计流程（LogicLock block-based design flow），来达到固定单模块优化的目的。这种设计方法学中第一次引入了高效团队合作方法：它可以让每个单模块设计者独立优化他的设计，并把所用资源锁定。这样在合成顶层设计时就可以保持每个模块的性

作者：卢老师,华清远见嵌入式学院讲师。4、PCB 简要设计关于对原理图或者说是对整个项目的编译，这一步是为生成网络表，做准备工作，在 project，project options 中打开下图4.1 DRC 规则对于电气规则方面，我在网上搜索了些注解，以供参考:        Violations Associated with Buses 有关总线电气错误的各类型（共 12