3D XPoint工作原理

3D XPoint工作原理和NAND有本质不同。和NAND相比，NAND通过向绝缘浮栅压入一定数量的电子，从而区分比特值，3D XPoint是基于阻抗的技术，通过大量属性的变化去改变单元的阻抗值，以此来区分0和1。

最常看到的3D XPoint结构图 (Intel)

3D XPoint的结构非常简单。其由一个选择器（selector）和一个存储单元组成，两者位于一根Wordline和Bitline之间（Crosspoint由此得名）。在Wordling和Bitliane上加载一个特定电压值就激活了一个选择器，使得其中的存储单元做一个写操作（即在单元介质大量的属性改变）或读操作（允许电流通过，检查存储单元的阻抗值代表高或低）。我怀疑写操作比读操作需要更高的电压，若非如此，读一个单元的时候有触发介质改变的风险（变成了写操作）。Intel和Micron没有公开内部读/写的电压值，但我们被告知电压值比NAND要低很多，NAND做Program/Erase需要约20V的电压，才能够使得隧穿电子穿过绝缘体。相应地，更低的电压使得3D XPoint比DRAM和NAND功耗更低。

由名字可以看出，这些存储单元可以以3D的方式堆叠起来，从而增加密度。目前第一代die的样品是两层设计。和3D NAND比起来，两层听起来太少了。3D NAND已达到32层了，48层也已接近量产。但是，3D XPoint阵列的构造与3D NAND有本质不同。

制造3D NAND的第一步是把导体层和绝缘体层交替放置在各自顶端。只有当所有的层放置好后，才用光刻得分方式定义出“存储单元塔”，随后用高宽深比(aspect ratio)刻蚀(etch)出孔洞，填充入槽型材料(channel material)，使得每层都可以访问到存储单元。对于3D XPoint就不一样了，在放置各层之前，每一层都需要事先图形化(pattern)和刻蚀(etch)好（对于每层重复应用相同的步骤）。这个做法失去了制造3D NAND的一些低成本优势（即需要很少光刻步骤），但是3D XPoint的制造方式仍旧可以比单纯的光刻缩放(scaling)实现更高的密度。这个技术的大赌注看起来是下在EUV上，Intel和Micron 已经确认（不出意外）3D XPoint将兼容极紫外光刻(EUV lithography)，其设计可以缩小到单纳米数，同时对耐用性和可靠性没有太大影响（事实上，随着光刻技术缩小，某些方面其实变更好了）。但是距离EUV可用于大规模量产，我们还需要等几年时间。最初的EUV量产会集中在逻辑芯片上，因为考虑到散热的因素，逻辑芯片比存储器更容易在垂直维度上缩小。

从理论上看，3D XPoint也支持每个存储单元多比特操作，但目前这不是Intel和Micron追求的方向。 虽然在实验室中展示多级阻抗技术相对简单，但要为每个die实现各种特性以支持多级电压的单元操作，同时制造成千上万的晶圆，这个任务非常困难。与此类比的是，让NAND单元支持第二个比特花了将近二十年时间。当前，Intel和Micron会专注于光刻技术和3D缩放，以提高密度降低成本，但多级单元会是未来的一个可选方向。

3D XPoint和NAND架构上最大的区别之一是其支持比特级的操作。对于NAND，即使只是保存一个比特的数据，一次也必须写一整个page（最新page大小是16KB），更糟糕的是擦写只基于block的（至少几百个page）。这个机制导致的后果是NAND需要精巧的GC算法以提高性能，然而无论算法设计的多么巧妙，在drive进入稳态是仍旧会有性能下降，原因是擦除block中的无效page必须需要固有的RMW（read-modify-write）操作。3D XPoint可直接单独操作每个单元，其不需要任何GC操作即可高效工作，所以简化了控制器和固件架构，更为重要的是可实现更高的性能和更低的功耗。

我怀疑最终产品，特别是面向存储应用的，可能仍旧配置了逻辑页面以降低记录的开销，因为记录比特级的数据需要大量的缓存。然而，Intel和Micron明确表示今天的声明仅仅是技术发布，两家公司都拒绝基于此新技术的未来的产品做出评论。他们只是说，两家公司都在开发自己的第一代商用化产品，预计明年发布。

估计3D XPoint Die大小

可能你们大部分人都知道我特别关注Die大小，因为这个信息DRAM和NAND厂商都不愿意公开。于是我开发出了一套自己的方式去估计Die大小（好吧，这个方法只需要小学几何的知识，所以不好说是我发明的）。Die大小是决定成本的关键因素，因为其直接和每个晶圆GB级的产能相关，所以这是比较不同技术和制程节点的关键要素。

上图是我从SSD Review网站借用的，因为实话说我自己拍摄的晶圆图片（以及我自己拍的其他照片）非常差劲，由于光反射，很难看清。Sean是专业的摄影师，他拍摄了这张清晰漂亮的Intel和Micron共同展示的3D XPoint晶圆照片，使得我得以方便地估算D

我计算出横向有18个die，纵向有22个die，在一块常规的300mm晶圆上生产出了227mm2（平方毫米）。当考虑到die切割因素（即die之间的空间），应该预计有210-220mm2。阵列效率大约90%，比平面NAND要高很多，因为大多数外设电路是位于存储阵列下方。

作为对比，Intel-Micron的20nm 128Gb MLC NAND die尺寸为202mm2，阵列效率约75%。由此我们可以计算出3DXPoint的128Gb存储阵列需要月190mm2面积，类似容量的平面NAND阵列尺寸大约为150mm2（因为128Gb 3D XPoint die由2层组成，128Gb MLC NAND die每个单元存储2个比特，层数和单元比特数两者因素相抵消）。从存储阵列角度看起来，在固定尺寸的介质下，NAND密度更大（大约高20-25%），但是现在很难说这是设计本身还是其他什么原因。把wordline和bitline在内部金属层（Intermetal）之间连接起来比起2D工艺来可能需要更多的额外空间（至少对于3D NAND就是如此），这就部分解释了比起NAND，3D XPoint密度更低。

然而，我们还是需要等SME的照片，才能真正看到3D XPoint阵列内部到底是怎样的，和NAND比单元尺寸如何，已经整体密度效率。当然，对于整体制造成本的考量比单元和die尺寸更重要，但我还是想等有了合适的设备以及对半导体制造流程有更深的了解后，才做完整的分析。

对3D NAND的影响

上面的分析已经可以看出，3D XPoint不是为了取代3D NAND，至少在可预见的未来不会取代。当被问起3D XPoint对3D NAND的影响时，Intel和美光也明确提及过，因为这是一种全新类别的存储器，面向DRAM和NAND无法涉及的细分市场。Intel和美光仍旧非常重视期待明年发布的3D NAND，并且对未来3D NAND的进化有了很完善的路线规划图。

如我先前说提及，3D XPoint阵列构造和3D NAND大不相同，我的理解是3D XPoint成本更高，这就是为什么第一代产品是20nm的两层结构，而不是像3D NAND一样，用更大规模的光刻技术和单图形化(single patterning)实现数十层。除非找到一种和3D NAND类似的方法制造3D XPoint(即一次图形化和刻蚀多层)，我不认为短期内3D XPoint会比3D NAND便宜，再强调一次，3D XPoint在短期内并非是NAND的后续技术。

10年时间会发生什么是另一回事。3D NAND确有一些内在的障碍，目前遇到最大，也是众所周知的问题可能是串电流消失(vanishing string current)。通常情况下，每个3D NAND单元塔(cell tower)中的通道(即多层堆叠，目前三星和Intel-Micron都是32层)是单串结构，电子必须穿过整个串以到达每个单独的单元。问题是，随着串长度增加(即增加更多层数)，由于沿途单元造成的干扰，要到达最顶端的单元变得更难，使得整体串电流衰减(因此得名vanishing string current)。如果你对更详细的解释感兴趣，同时想看到实验数据，我建议你看看3D Incites(网站?)，读一下这篇文章：Andrew Walker's post on the topic。

因为大多数厂商还没有开始大规模量产3D NAND，这个技术短时间内不会遇到阻碍，例如，Toshiba-SanDisk的15纳米NAND串起了128个单元。但是，就像任何半导体技术，3D NAND会在某一时刻遇到尺寸限制。无论这个时间是五年，十年还是二十年，我们现在并不知道，重要的是要在那个时间点上要有像3D XPoint这样的成熟和可扩展的技术。

产品和应用

产品

在发布会上，Intel和美光强调了这周的发布仅仅是关于3D XPoint的底层技术，基于此新技术的产品会在明年的某个时候公开，两家公司对产品细节都闭口不谈，但是仍旧传递出了一些潜台词。首先，Intel和美光之间的合作仅限于存储技术的层面，两家公司都会开发自己的3D XPoint产品，就像他们在SSD/NAND业务上的合作一样。严格来说，尽管两家公司可能会用自己独特的方式把3D XPoint应用在最终产品上，两者之间还是会互相竞争。

从演讲和QA得到的一个信息是Intel对NVMe的强调。Intel从一开始就非常积极地拥护(advocate)这个技术，实际上，Intel是第一个量产NVMe SSD的厂商，去年推出了DC P3700及衍生产品。虽然NVMe至今为止绝大多数是和NAND关联起来，毕竟NAND是主流的非易失性内存，但是NVMe的核心架构是建立在可扩展的基础上，可应用到未来延迟更低的存储技术智商。（毕竟NVMe代表快速非易失性存储）。考虑到软件接口通常来说至少持续十年，显然在设计NVMe的时候必须考虑不仅仅是只适合NAND。

从演讲和QA得到的一个信息是Intel对特别强调了NVMe。Intel从一开始就非常积极地拥护(advocate)这个技术，实际上，Intel是第一个量产NVMe SSD的厂商，去年推出了DC P3700及衍生产品。虽然NVMe至今为止绝大多数是和NAND关联起来，毕竟NAND是主流的非易失性内存，但是NVMe的核心架构是建立在可扩展的基础上，可应用到未来延迟更低的存储技术智商。（毕竟NVMe代表快速非易失性存储）。考虑到软件接口通常来说至少持续十年，显然在设计NVMe的时候必须考虑不仅仅是只适合NAND。

既然是NVMe，那很显然我们会看到基于3D XPoint的PCIe SSD。然而具体是AIC还是2.5寸盘，我们还要拭目以待，但我更倾向于是AIC（至少最初的时候），因为U.2（曾经的SFF-8639）的接口限制只支持4条PCIe 3.0 lane，使得真实世界的有效带宽达到大约3.2GB/s。NAND读操作就已经能够达到饱和速度，更不用说3D XPoint提高了写和随机I/O性能，没有更高带宽的接口，3D XPoint完整的潜力无从发挥。AIC没有U.2的限制，最大可以支持到16条PCIe lane，速度可以超过10GB/s，但缺点是，由于AIC不像2.5寸盘可以从前面板安装，其维护性有限。然而，由于企业级从前就使用过AIC（Fusion-IO只做AIC），我不觉得可维护性对于真正需要用3D XPoint跑负载的公司来说是主要障碍。另一方面，如果Intel大力推动支持8-lane的类似U.2标准我也毫不意外，但此标准真的需要业界的广泛支持才能羽翼丰满。

作为合作的一方，Intel保证3D XPoint会在平台层面上得到所有的支持的爱护。Intel可以在今后的平台中整合更多的PCIe lane，同时也可能加快PCIe 4.0的开发，从而提供足够的带宽在必要时推动3D XPoint的发展，这是其他内存供应商无法做到的。

虽然Intel很明显通过NVMe从存储层面上来使用3D XPoint, 但是我猜测美光即作为内存公司又是存储公司，可能会采取类似于内存的方法。因为3D XPoint是基于bit访问的，可以像DRAM那样工作，所以很显然3D XPoint可以使用在内存和存储应用中。让3D XPoint更接近CPU，连接到DDR4接口上显然能够发挥出最佳性能，同时又能消除PCIe总线带来的瓶颈。现在已经有基于NAND的产品可以做到这点，比如Sandisk的ULLtraDIMM，几个月前JEDEC发布了DDR NVDIMMs的标准，这个新标准填补了DRAM和SSD之间的鸿沟，为NVDIMM产品铺平了道路。虽然由于缺乏像NVMe那样标准化的软件接口，实现NVDIMM还需要驱动层面上的工作，但我相信3D XPoint技术适合帮助NVDIMM推向市场，美光这么做也是很合理的。

应用

3D XPoint的潜在应用非常多，Intel和美光相信其对于所有类型的新应用都是持开放态度。总地来说，计算工业在先前就出现过高速非易失性存储技术，磁芯存储器(magnetic core memory)就是传统的典型(poster child)。随后又出现了一些后继者以及计算科学早期的一些基础研究，并有实际应用。然而，磁芯存储器在我们大多数读者出生前就过时了，现在计算科学围绕着快速DRAM和慢速永久性存储这样的模式(paradigm)发展。结果是虽然有大量的潜在应用，但是计算机科学中仍有许多尚待解决(uncharted)的领域。

3D XPoint最直接的应用将是作为DRAM和SSD之间的中间层。在计算机历史中，在存储器和处理器间构建了许多中间层，比片上缓存，片下缓存，缓存SSD等，3D XPoint内存作为存储介质很适合这个分层结构(hierarchy)，可以填补DRAM和现今最快速的非易失性存储之间的空白。当作为另一层缓存，3D XPoint可以进一步加速目前受限于容量或者存储器延迟的应用。

考虑到3D XPoint的成本，最初的应用会在企业端。企业用户会对各层次的存储设备重度使用，以在相对小容量的DRAM和性能间取得平衡。数据库服务器特别适合缓存，我们特别容易想象下一代的数据库系统会用3D XPoint去支持(backstop)DRAM。由于是非易失的，3D XPoint甚至可以作为专用缓存，也就是说，其内部的数据不需要同时也放在低层中，由此消除了大量额外开销。在3D XPoint内部的数据库系统只需要在数据从缓存中取出(expel)时，把其中内容写入SSD和其他低层存储设备，当然这种情况在合理调试过的数据库中很少见。(不理解，原文可能有误 A database system in this context would only need to write contents to SSDs and other, lower layers of storage when data gets expelled from the 3D XPoint cache, an occurrence that may be particularly rare with the properly tuned database.)

虽然我认为数据库是王牌应用，3D XPoint作为缓存层带来的诸多好处同样适用于其他重度依赖存储的服务器。可能更有趣的方面，当然也是一般大众(public at large)更关心方面是，使用3D XPoint的服务器可以用在哪里？Intel和美光迫不及待地指出了这个技术在“大型科学”(big science)上的应用，此类项目和系统有大型强子对撞机(Large Hadron Collider)，Oak Ridge公司的Titan超级计算机，这些设备会产生巨量的数据。然而处理器遇到了麻烦，如何处理所有这些的数据是首要和最重要的需求，把数据传给处理器同样也是大问题。如果独立处理器可以像访问DRAM那样访问SSD级别容量的数据池，任何收益于此机制的分析系统都可以从3D XPoint获益。

令人感兴趣的是(catch)，找到最好的使用案例仍旧需要大量的研究。访问时间和容量的改变不仅仅使得计算机更快速，而且还改变了最优算法。就像GPU那样，科学家们要找到怎样把待处理的任务分布在大规模并行(同时带来高延迟)的环境中，充分使用3D XPoint需要有新的算法，以更有效地利用同一时刻直接访问大量数据的能力。

与此同时，如果金融行业不率先采用3D XPoint的话，我会很惊讶。因为金融行业最倾向于使用重要的技术，以使得自己在高度竞争和赚钱的领域中占据领先。从这个角度而言，3D XPoint倒不会增加太多处理速度，数据处理工作已经尽可能部署到大容量DRAM池中了，但是3D XPoint可以让交易员和分析师更高效地运行大数据集模拟程序。

至于在消费级领域，增加额外的缓冲层这个原理同样是适用，但是我不确定消费者同样会接受。由于消费级用户比专业用户对于成本敏感的多，所以这个方案大部分取决于3D XPoint最终的成本和容量。在消费级领域，比如说，我们见过使用NAND缓存的机械硬盘有零星的应用，但大体而言(by and large)，消费者坚持把SSD和HDD区分开来。消费者要么不愿意花大价钱买SSD，要么有足够的钱彻底投入大容量SSD，持中间立场的很少。

即便如此(that said)，我已经看到3D XPoint在游戏领域有令人感兴趣的亮点(pitch)，有一定的价值。游戏是消费级负责中的一种特殊情况。总的来说，由于游戏资源是按需访问，同时要求在游戏运行中处理，所以我们需要能够快速访问这些资源，然而这些资源(asset)本身不是易失的。游戏中只有小部分的动态资源(working set)是易失性数据，例如玩家的位置，人工智能决策树，游戏状态等，而其余的数据，诸如建模，世界地图几何数据，纹理贴图等都是静态的。3D XPoint足够快，相应地能用来替代RAM去存放这些资源，但是因为数据是非易失性的，所以不会过多消耗3D XPoint的P/E cycle，比起DRAM来写入速度的劣势也就不重要了(immaterial)。(理解: 游戏主要是读为主，多数数据是非易失性，静态，需要实时改变的数据不多，写入少。3D XPoint读性能的优势能够很好发挥，比RAM写入速度慢就不是很重要)

但是此应用同样取决于此项技术的成本。如果3DXPoint足够便宜到能在游戏主机或游戏PC中配置50-100GB，那么你就可以把大部分游戏完整地存放到3D XPoint内存中，由此缩短加载时间，加快数据处理和游戏状态的创建。这个技术对于游戏主机而言更加重要，目前主机游戏都存放在机械硬盘上，3D XPoint可以在第一次启动时就快速恢复数据，或者根据具体的游戏调整大容量内存的交换。配置大容量DRAM的高端PC已经使用了RAMDisk，可能已经抵消了这个影响。

最后着重提一下3D XPoint蕴含的可能性(implication)，即完全替代DRAM。3D XPoint相对DRAM有限的寿命在这方面是挑战，但是我猜测更大的问题是总体带宽。等到3D XPoint开始大量出货的时候，DRAM技术应该发展到了DDR4的快速版本，同时HBM也广泛应用了。如果新一代HBM在内存带宽方面能达到1TB/秒甚至更高，那么同时期(contemporary)的3D XPoint不可能匹配高带宽DRAM方案的性能。所以那些关于DRAM接近(impending)消亡的传言是非常草率的。

但是尽管如此(but with that said)，虽然3D XPoint不太可能在所有的应用中全盘(in a whole manner)替代DRAM，但是在某些使用情况下，当使用DRAM主要是为了能比固态存储有更好的带宽和延迟，3D XPoint显然是有机会取代DRAM的。举个例子，3D XPoint在嵌入式应用中取代DRAM就很实际。许多嵌入式应用场景不需要高带宽或者低延时，只需要比传统NAND更好就可以了。在一定程度上，我不会排除智能手机。如果独立的3D XPoint芯片足够小，足够便宜，那么从技术上讲最合算的(lucrative)替代DRAM的应用是大量低性能的设备，而不是高性能硬件，因为高性能硬件其实需要利用DRAM完全的速度和延迟优势。

(很好的观点，3D XPoint这个新技术通常被人们认为会应用在高性能场景中，比NAND快，同时也贵。但其实分析下来，3D XPoint其实是弱化版本的DRAM，真正适合的场景反而是低性能设备。由此可见，3D XPoint定位尴尬，前途未卜)

总结

3D XPoint技术还有很多可以咀嚼消化。尽管DRAM和NAND在几十年中已经改进并缩小了很多，但3D XPoint的发布仍然算得上是自1989年发明NAND以来存储行业前所未有的大事件。3D XPoint实际上是一个全新种类的存储器。其速度快，耐用，可扩展并且非易失，而DRAM和NAND各自只能达到其中两个标准。3D XPoint填补了DRAM和NAND之间的空白，利用这两种技术最佳的特性创造出了我们从未见过的一种内存。

这次发布的重要性不仅仅在于是新技术，而是3D XPoint计划在明年可以真正量产并大量出货。Intel和美光已经成功地将这个概念从实验室转化到了实际的晶圆厂，这正是任何半导体新技术迄今为止最难的地方。有些东西在实验室里工作得很好，但完全不具备量产能力，但是Intel和美光已经完成了必要的投资，开发了新复合材料和周边技术，使得3D XPoint转化为实际的产品。我们很有兴趣看看其他DRAM和NAND厂商怎样回应，因为在内存行业，你不会愿意你的竞争对手拥有某些你在较长一段时间内没有的东西。

然而，3D XPoint明确不会是DRAM和NAND真正的后续产品，Intel和美光对其的定位也不是这样。DRAM在高性能应用中仍有其市场，3D XPoint无法满足其对延迟和寿命的要求。我们初步的成本分析显示3D XPoint在密度上不如平面NAND，更不用提3D NAND了。但3D XPoint在垂直和水平方向都拥有扩展能力，所以从长远来看，其有取代3D NAND的潜力。

展望未来，3D XPoint并非是Intel和美光正在研究的唯一技术。如果上图中的第二个技术术进展如期进行，那么我们在大约两年内就会听到他们的另一项内存新技术。因为3D XPoint看起来是会用作3D NAND的替代品，这个第二个技术从长远来看可能会替代DRAM。

毕竟，由于3D XPoint是一个前所未有的技术，不可能一次想到所有将来3D XPoint的潜在应用。3D XPoint有潜力改变现代计算机体系架构和我们看待计算的方式，我并不认为这样的言论言过其实(overstatement)了，但这种转换并非一夜之间，可能也需要其他厂商有相应的竞争技术去满足需求。然而很明确的一点是，Intel和美光在明年会把我们带入内存和计算的一个新时代。