Turbo码原理简介

最新推荐文章于 2024-09-22 11:42:19 发布

fengfuhui

最新推荐文章于 2024-09-22 11:42:19 发布

阅读量4.1w

点赞数 8

分类专栏：无线通信文章标签：算法测试网络中软 c 任务

本文链接：https://blog.csdn.net/fengfuhui/article/details/7663290

版权

本文介绍了Turbo码的基本原理，包括编码结构和编码过程，强调了递归系统卷积码（RSC）的重要性。在译码部分，详细阐述了迭代译码算法，如SOVA和LOG-MAP算法的性能比较，并探讨了译码终止条件的选择。此外，还提及了多进制正交扩频系统中软信息提取的方法。

摘要由CSDN通过智能技术生成

Turbo码原理简介

1993年C.Berrou、A.Glavieux和P.Thitimajshiwa首先提出了称之为Turbo码的并行级联编译码方案。Turbo码性能取决于码的距离特性。线性码的距离分布同于重量分布，如果低重量的输入序列经编码得到的还是低重量的输出序列，则距离特性变坏。该特性对于块码来说不存在问题；然而对于卷积码，则是个非常严重的问题。因为卷积码的距离特性是影响误码率的一个非常重要的因素。

在Turbo码中，利用递归系统卷积码(RSC)编码器作为成员码时，低重量的输入序列经过编码后可以得到高重量的输出序列。同时交织器的使用，也能加大码字重量。实际上，Turbo码的目标不是追求高的最小距离，而是设计具有尽可能少的低重量码字的码。Turbo码由两个递归系统卷积码(RSC)并行级联而成。译码采用特有的迭代译码算法。

1 Turbo码编码原理

典型的Turbo码编码器结构框图如图2所示：由两个反馈的编码器（称为成员编码器）通过一个交织器I并行连接而成。如果必要，由成员编码器输出的序列经过删余阵，从而可以产生一系列不同码率的码。例如，对于生成矩阵为g=[g1,g2]的(2，1，2)卷积码通过编码后，如果进行删余，则得到码率为1/2的编码输出序列；如果不进行删余，得到的码率为1/3。一般情况下，Turbo码成员编码器是RSC编码器。原因在于递归编码器可以改善码的比特误码率性能。

2 编码

方案中使用的Turbo码为1/3码率的并行级联码，它的编码器由两个相同的码率为1/2的RSC编码器及交织器组成，如图4所示。

由于与非递归卷积码相比，递归卷积码产生的码字重量更大，所以这里采用了两个相同的系统递归卷积码(RSC)。信息序列分成相同的两路，第一路经过RSC编码器1，输出系统码及校验码。另一路先通过交织器进行交织，使信息序列在1帧内重新排列顺序，然后经过RSC编码器2得到系统码和对应的校验码，由于该系统码和实际上都是原信息序列，只是排列顺序不同，在接收端完全可以通过对进行交织得到，因此在传输过程中可以省去，而只保留对应的校验位。在具体实现中， RSC编码器2的输入是通过对RSC编码器1的系统输出进行交织来得到的。再经过并/串转换，作为整个Turbo码编码器的输出。对应于每1位信息比特，该编码器输出3位，因此其码率为1/3。如果采用了奇偶删余，即在并/串转换时，在校验位奇位上取，偶位上取或反之，则码率可升为1/2。

由于RSC编码器不能如非递归编码器一样通过输入连“0”序列来使编码器复位(网格终止)，因此通过设计如图8所示的A、B间的开关来控制编码器终止，当一帧结束时，开关由A打到B，则经过m时刻后，编码器复位，可以对下一帧数据进行编码。这里m=2。只有RSC编码器1(外编码器)进行了网络终止，RSC编码器2保持开放。