qq_42922513-CSDN博客

原创使用Python脚本处理文件

使用python写脚本，用于处理文件中的内容

2023-11-29 14:35:36 357

原创脉冲信号跨时钟域verilog代码

脉冲信号跨时钟域原理和verilog实现

2023-11-29 11:35:52 590

原创 verilog设计中的数值比较

Verilog设计中，数值比较时的注意事项

2023-10-19 09:30:59 643

原创 Synopsys公司的数字IC设计工具：PrimeTime PX

介绍Synopsys公司的数字IC设计工具PrimeTime PX

2023-08-22 16:18:38 322 1

原创 Cadence公司的数字IC设计工具：仿真工具（INCISIVE）——（2）

Cadence公司的仿真工具和查看波形工具的使用方法

2023-08-03 11:33:35 1155

原创 Cadence公司的数字IC设计工具：形式验证工具（Conformal）——（2）

Cadence公司形式化验证工具Conformal的使用方法

2023-07-14 14:07:04 1764 1

原创数字IC设计工艺库简介

介绍数字IC设计中逻辑综合使用的技术库和相关概念

2023-07-10 14:38:03 3874 1

原创 Synopsys公司的数字IC设计工具：综合工具（Design Compiler）

Synopsys公司的综合工具Design Compiler的使用方法

2023-06-27 14:24:41 272

原创 Cadence公司的数字IC设计工具：形式验证工具（Conformal）——（1）

Cadence公司形式化验证工具Conformal的使用方法

2023-06-20 19:01:19 1724 2

原创 Synopsys公司的数字IC设计工具：形式验证工具（Formality）

介绍形式验证概念及流程；介绍Synopsys公司的形式验证工具Formality

2023-06-20 15:20:14 2215

原创异步fifo设计及验证进阶（System Verilog）

本文使用system verilog语言建立包含多个组件的随机验证平台对异步fifo进行验证。

2023-06-12 16:00:49 132 1

原创同步fifo设计及验证（Verilog）

使用verilog实现同步fifo，使用SV建立随机验证平台进行验证。

2023-06-08 15:13:04 216

原创异步fifo设计及验证（Verilog）

使用verilog实现异步fifo，使用SV建立testbench进行验证。

2023-06-07 15:24:04 408 1

原创 System Verilog基础

记录System Verilog语言常用的相关语法

2023-06-01 15:56:34 3384 1

原创用状态机实现简单的自动售卖机（Verilog）并验证

使用Mealy型状态机实现自动售卖机的Verilog源码，以及testbench文件

2023-05-26 18:19:34 633 1

原创 Linux Shell ——— Bash介绍

记录Bash Shell脚本常用功能

2023-05-24 11:32:11 1445

原创有限状态机（FSM：Finite State Machine）

总结FSM的相关内容

2023-05-23 17:18:25 240

原创 Cadence公司的数字IC设计工具：仿真工具（INCISIVE）——（1）

记录Cadence公司的仿真工具和查看波形工具的使用方法

2023-05-22 12:22:12 3084 2

原创用于数字IC设计的Linux环境配置

入门数字IC设计领域，记录Linux环境配置过程

2023-05-19 17:06:30 608 1

qq_42922513的博客