wkk的博客

no_ip_version选项用于去除IP的版本信息，方便工程在高版本vivado中打开的情况。这里采用将原工程中ip的xci文件直接拷贝到ip目录中的方式。将原工程的源文件、仿真文文件、约束文件拷贝到src目录下。如果工程有bd文件，生成对应的tcl脚本用于恢复工程。通过TCL Console 将目录切换到tcl目录。如果有多个bd文件，需要依次打开然后执行上述指令。( 需要打开对应的bd文件，不打开会找不到)在TCL Console执行。生成新建工程tcl脚本。添加仿真文件和约束文件。

ZYNQ Soc的启动和配置过程中，既需要PS的配置信息，又需要PL的配置信息。ZYNQ系列是没有办法只固化PL的程序的(NorFlash、SD卡等是连接在PS端的)。PS 支持多种片外非易失性存储器（Quad SPI Flash，NAND Flash，NOR Flash 或 SD 卡）。ZYNQ SoC 的启动由片上的BootROM开始。片上 BootROM 是 ZYNQ 芯片上的一块非易失性存储器， 它包含了 ZYNQ 所支持的配置器件的驱动，里面的代码是不可修改的。

【代码】Xilinx SDK获取代码运行时间。

ZYNQ GPIO 接口信号被分成四组，分别是从 BANK0 到 BANK3。其中BANK0 和 BANK1 中共计 54个信号通过 MIO 连接到 ZYNQ 器件的引脚上，这些引脚属于 PS 端BANK2 和 BANK3 中共计 64 个信号则通过 EMIO 连接到了 ZYNQ 器件的 PL 端PS 端经由 EMIO 引出的接口会直接连接到 PL 端的器件引脚上，通过 IO 管脚约束来指定所连接 PL 引脚的位置。( MIO 不需要手动指定引脚约束 )

ZYNQ分为PS和PL两部分，器件的引脚（Pin）资源同样也分成了两部分。ZYNQPS中的外设可以通过MIO（MultiuseI/O，多用输入/输出）模块连接到PS端的引脚上，也可以通过EMIO连接到PL端的引脚。Zynq-7000系列芯片一般有54个MIO，个别芯片如7z007s只有32个。GPIO的框图GPIO分为4个Bank其中Bank0和Bank1连接到MIOBank2和Bank3连接到EMIO。......

ZYNQ 是赛灵思公司（Xilinx）推出的新一代全可编程片上系统（APSoC），它将处理器的软件可编程 性与 FPGA 的硬件可编程性进行完美整合，以提供无与伦比的系统性能、灵活性与可扩展性。Zynq-7000 系列是 Xilinx 于 2010 年 4 月推出的行业第一个可扩展处理平台基于 ARM 处理器的 SoC 可满足复杂嵌入式系统的高性能、低功耗和多核处理能力等要求。组合了一个双核 ARM Cortex-A9 处理器和一个传统的现场可编程门阵列 （FPGA）逻辑部件ZYNQ 的全称是 Zynq-7

了解 ZYNQ 嵌入式系统的开发流程熟悉 ZYNQ 嵌入式最小系统的搭建ZYNQ 嵌入式系统的开发流程使系统正常工作的最小条件是其他系统建立的基础以 ARM Cortex-A9 为核心、DDR3 为内存，加上传输信息使用的 UART 串口就构成了 ZYNQ 嵌入式最小系统勾选 Do not specify sources at this time 后会省略后面添加源文件和约束文件的步骤直接跳到器件选型界面Vivado 开发套件中提供了一个图形化的设计开发工具——IP 集成器（IP Integrator）,