![](https://img-blog.csdnimg.cn/20201014180756754.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA
文章平均质量分 72
朱仙令
这个作者很懒,什么都没留下…
展开
-
VGA视频显示
以分辨率640*480为例:要实现VGA显示很简单,只需要注意时序即可,显示分为四个时期,同步期,后隐期,显示期,前隐期。只要完成对应时期的计数,然后把有效显示时期分配各种颜色即可所以程序分为两大模块:各个有效信号的计数和对应颜色输出的区域有效信号计数模块:module sync_module ( CLK, RSTn, VSYNC_Sig, HSYNC_Sig, Ready_Si原创 2017-07-12 11:37:32 · 672 阅读 · 0 评论 -
ISE Chipscope使用总结
Chipscope(在线逻辑分析仪)共有两种使用方式,一种是自己写例化模块,例化ila核进行例化抓取,另一种是调用cdc文件。现主要介绍第二种的方式。这里需要注意的是如果这里选择soft,则有些信号会被综合,chipscope无法使用,若需要使用则选择YES这里选择JTAG Clock(可不选)首先创建chipscope cdc文件:上图:...原创 2019-04-30 14:52:24 · 2293 阅读 · 0 评论 -
ISE之除法器IP CORE使用总结
IP CORE选择: Algorithm Type:Radix2:Radix-2 non-restoring integer division using integer operands, allowing either a fractional or integer remainder to be generated. This i...原创 2019-04-14 18:44:11 · 5025 阅读 · 0 评论 -
摄像头总结
一、摄像头接口类型MIPI接口比DVP的接口信号线少,由于是低压差分信号,产生的干扰小,抗干扰能力也强。最重要的是DVP接口在信号完整性方面受限制,速率也受限制。500W还可以勉强用DVP,800W及以上都采用MIPI接口。 DVP分为三个部分:输出总线;输入总线;电源总线;如下图:>>输入总线介绍 a>PWDN是camera的使能管脚,有两...原创 2019-04-07 17:02:28 · 1805 阅读 · 1 评论 -
FPGA核心板内部各类型资源总结(xilinx)
1 查找表LUTFPGA是基于查找表的设计电路,查 找表(Look-Up-Table)简称为LUT,LUT本质上就是一个RAM。目前FPGA中多使用4输入的LUT,所以每一个LUT可以看成一个有4 位地址线的 的RAM。 当用户通过原理图或HDL语言描述了一个逻辑电路以后,FPGA开发软件会自动计算逻辑电路的所有可能结果,并把真值表(即结果)事先写入 RAM,这样,每输入一个信号进行逻辑运算就...原创 2019-04-06 18:43:27 · 4120 阅读 · 0 评论 -
安装modelsim10.4并与ISE14.7联合仿真之遇到的问题
modelsim10.4安装包:链接:https://pan.baidu.com/s/1q5KzPe-gQg7MIFacQz9R5w提取码:gb4xmodelsim安装教程:https://blog.csdn.net/he__yuan/article/details/80560064联合仿真安装教程:https://blog.csdn.net/kenjianqi1647/articl...原创 2019-03-26 17:13:37 · 1947 阅读 · 0 评论 -
FPGA之有趣的问题
软件:ISE14.7问题:模块命名为mux21时,不可以进行仿真,提示不能发现定义的端口module mux21( input a, input b, input sel, output out ); assign out=sel?a:b;endmodule仿真代码module test_mux21; // Inputs reg a; reg b; ...原创 2019-03-26 15:35:39 · 1328 阅读 · 0 评论 -
关于FPGA的自我先总结(二)
1、延时`timescale 1ns/1ps //定义仿真基本周期为1ns,仿真精度为1ps#1 表示延时一个基本周期再执行后面的语句,此处为延时1ns,仿真或者模块设计均可直接这么用,但是不可综合2、累加、累乘sum<=a*b+sum1这种写法是允许的,并且是可以在一个时钟周期里完成,这种写法是乘法器后再级联一个加法器,也可用组合逻辑分开写成两个always语句,区别是第二...原创 2019-04-10 15:49:41 · 293 阅读 · 0 评论 -
soc 通过GPIO点亮LED
板子:ZedBoard #include "xgpiops.h"#include "sleep.h"int main(){ static XGpioPs psGpioInstancePtr;//GPIO参数 XGpioPs_Config* GpioConfigPtr;//GPIO的设备地址和基地址 int iPinNumber= 9; //LD9连接的是MIO7,操作的原创 2017-07-28 18:07:31 · 889 阅读 · 0 评论 -
关于FPGA的自我小总结(一)
1、阻塞赋值与非阻塞赋值区别。阻塞赋值意思是阻塞后面的语句执行,即本语句执行完毕后才能执行下一语句;非阻塞赋值不会影响后面语句执行。即一个串行执行,一个并行执行。语句中间的时延可以人为决定,但这种代码不可被综合,系统的时延判定目前不清楚,还有待考证。参考:https://blog.csdn.net/avrmcu1/article/details/214897992、随时注意时延3、vi...原创 2017-06-30 18:13:30 · 553 阅读 · 0 评论 -
win10下vivado18.3联合modelsim10.6
modelsim版本:modelsim_win64_10.6d_semodelsim下载:https://download.csdn.net/download/foverve1/11486485一、下载安装modesim并破解1.运行modelsim-win64-10.6d-se,安装软件,注意安装路径可自行设置,但不要出现汉字2.安装过程中一直选择下一步即可,最后reboot(重...原创 2019-08-06 22:15:56 · 4025 阅读 · 1 评论