时序约束
爬行的娲牛
不积小流无以成江海,不积跬步无以至千里
展开
-
TimeQuest
47 TimeQuest的使用 TimeQuest对设计中各组成部分的归类主要有cells,pins,nets和ports几种。寄存器,门电路等为cells;设计的输入输出端口为ports;寄存器,门电路等的输入输出引脚为pins;ports和pins之间的连线为nets。时钟约束 添加时序约束的第一步就是创建时钟。这是因为后面其他的时许约束都要参考相关的时钟的。转载 2015-01-07 16:04:20 · 716 阅读 · 0 评论 -
时序的约束
前端時間,學校的社團有人在問我關于對設計約束的問題,碰巧在網上看見一篇關于約束的問題,現狀貼如下:個人覺得有些觀點不是太認同,但是主要的思想是很好的!~ 对自己的设计的实现方式越了解,对自己的设计的时序要求越了解,对目标器件的资源分布和结构越了解,对EDA工具执行约束的效果越了解,那么对设计的时序约束目标就会越清晰,相应地,设计的时序收敛过程就会更可控。 riple转载 2014-12-31 11:27:19 · 590 阅读 · 0 评论