fpga设计思想
爬行的娲牛
不积小流无以成江海,不积跬步无以至千里
展开
-
FPGA几种常见设计思想,在编程的过程中会慢慢体会到
1乒乓操作:“乒乓操作”是一个常常应用于数据流控制的处理技巧,典型的乒乓操作方法如图 1 所示。 2 串并转换 p2s:核心算法:if(en)Buffer=datain;elsebuffer= {buffer[6:0],1’b0} //很多地方直接写成{buffer,1'b0} 编译虽然能够通过但是会产生警告Dataout=buffer[7];s2p: buf原创 2014-12-29 16:00:27 · 603 阅读 · 0 评论 -
前事不忘后事之师
上次发表博客还是四月份,现在都八月份了,也就是来Comba快五个月了,这五个月感觉自己参与的事情不是很多,但是感觉自己在FPGA领域算是真正入了门。细细数来,就三个任务,一是,完成SPI接口设计;二是完成E1 crc校验功能;三是完成E1基于GPM传输的多时隙传输IPcore制作。今天是周六,天气还算凉爽,本来约同学可以出游,但是想想任务已经延迟两个星期了,不得不继续加吧劲。从下午一点到晚上十点原创 2015-08-16 01:41:26 · 580 阅读 · 0 评论 -
genereate 使用 和 二维数组初始化 代码简洁化
今天设计碰到需要例化32个子模块的问题,依稀记得verilog中好像有循环的语句可以使用,于是查到了generate的使用。同时学习使用二维数据,将代码简洁化:二维数组初始化如果要对二维数组初始化,只能用read file从文本文件读进来的方式或者用generate 来对数组初始化; 用read file的方式如下(文本文件为2进制,每个数据占据一行,例如11001111):r...转载 2018-09-06 13:41:52 · 812 阅读 · 0 评论 -
FIFO深度计算公式
原文:http://comm.chinaaet.com/adi/blogdetail/37555.html其实很惭愧,在这之前用FIFO都是直接用IP,因为应用场景很简单,因此FIFO深度的选择也比较随意,并没想很多。今天在网上看到一个异步FIFO深度计算的题目,发现对于这块并不熟悉,因此注意了下,下面写写自己的一些理解吧。提前说明下,因为我实际中并没有碰到需要去计算FIFO深度的场景,...转载 2018-09-15 16:18:47 · 995 阅读 · 1 评论 -
跨时钟域处理
根据网上资料 整理如下:http://bbs.eetop.cn/thread-613258-1-1.html[讨论] 今天华为面试题:异步FIFO读时钟是写时钟的100倍,或者写是读的100倍会出现什么问题?今天华为面试题:异步FIFO读时钟是写时钟的100倍,或者写是读的100倍会出现什么问题?答得:如果是瞬态数据中间有足够间隔,则不会出现问题。如果是连续数据,则很快输出空满标志...原创 2018-09-18 19:52:08 · 517 阅读 · 0 评论