FPGA 单元结构
爬行的娲牛
不积小流无以成江海,不积跬步无以至千里
展开
-
FPGA芯片结构
FPGA芯片主要由7部分完成,分别为:1可编程输入输出单元、2基本可编程逻辑单元、3完整的时钟管理、4嵌入块式RAM、5丰富的布线资源、6内嵌的底层功能单元7内嵌专用硬件模块。 每个模块的功能如下:1. 可编程输入输出单元(IOB)可编程输入/输出单元简称I/O单元,是芯片与外界电路的接口部分,完成不同电气特性转载 2015-01-21 15:56:22 · 2333 阅读 · 0 评论 -
锁存器 触发器 寄存器 区别
一、锁存器锁存器(latch)---对脉冲电平敏感,在时钟脉冲的电平作用下改变状态锁存器是电平触发的存储单元,数据存储的动作取决于输入时钟(或者使能)信号的电平值,仅当锁存器处于使能状态时,输出才会随着数据输入发生变化。锁存器不同于触发器,它不在锁存数据时,输出端的信号随输入信号变化,就像信号通过一个缓冲器一样;一旦锁存信号起锁存作用,则数据被锁住,输入信号不起作用。锁存器也称为透明锁转载 2015-01-05 10:44:18 · 1223 阅读 · 0 评论 -
常用电平标准 TTL、CMOS、LVTTL、LVCMOS..
现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等,还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。 输出高电平(VOH):保证逻辑门的输出为高电平时的输出电平的最小值,逻辑门的输出为高电平时的电平值都必须大于此Voh。输出低电平(V...转载 2019-01-07 14:23:57 · 9845 阅读 · 0 评论