FPGA访问SRAM

最新推荐文章于 2024-10-13 23:05:02 发布

fzhykx

最新推荐文章于 2024-10-13 23:05:02 发布

阅读量6k

点赞数 1

分类专栏： FPGA 文章标签： FPGA SRAM

本文链接：https://blog.csdn.net/fzhykx/article/details/80774891

版权

该实验详细介绍了如何通过FPGA对IS61WV102416BL SRAM进行读写操作，通过时序控制确保数据正确存取，并使用LED灯显示结果验证过程。

摘要由CSDN通过智能技术生成

Abstract

　　本实验实现了对SRAM每一个地址进行遍历读/写操作，然后对比读写前后的数据是否一致，最后通过一个LED灯的亮灭进行指示；

Introduction

　　DE2-115上用的SRAM是IS61WV102416BL(1Mx16 High-Speed Asynchronous CMOS Static RAM With 3.3V Supply)

　　我们把SRAM_CE,SRAM_OE,SRAM_UB,SRAM_LB置0,这样写操作时,只需送数据和地址,同时把SRAM_WE拉低,然后延时Twc时间在把SRAM_WE拉高,这时就把数据写入相应的地址;读数据时,只需把需要读出的地址放到SRAM的地址总线上,然后延迟Taa时间后就可以读出数据了.

　　SRAM写时序:

　　SRAM读时序:

sram_controller.v