数字逻辑设计的历史
开始时...TTL逻辑设计
-分立的芯片设计逻辑功能:NAND,OR,复用器,触发器等
-著名的TI7400系列
-通常由成本和可用的器件来决定选择
采用TTL逻辑进行数字设计流程
真值表->卡若图->函数逻辑表达式->最终实现
从TTL到可编程逻辑
-逻辑实现的一般特性
--乘积和(AND-OR门;组合逻辑)
--存储结果(寄存输出)
--连在一起
-如果...会怎样
--逻辑功能固定不变(像TTL),但是组合到一个器件中?
--走线(布线)连接在一定程度上可以进行控制(编程)?
可编程阵列逻辑(PAL)
-可编程逻辑最简单的实现
-逻辑门和寄存器固定
-可编程乘积和阵列以及输出控制
-可编程阵列->乘积项->宏单元:大部分器件中,所有三部分构成宏单元
可编程逻辑的优点
-需要的器件数量减少
-占用更少的电路板
-低成本
-节省功耗
-测试和调试简单
-设计安全性(防止逆向剖析)
-设计灵活性
-自动工具简化,合并了设计流程
-在系统重新编程!(在某些情况下)
PAL编程技术
-阵列交叉上浮栅晶体管(FAMOS,FLOTOX)在加上编程电压后,不会导通
-可编程晶体管保持"关断"
-FAMOS,用来制作EPROM,需要紫外强光进行擦除
-FLOTOX,用来制作EEPROM,置反编程Vgd(漏-栅电压)来擦除
从PAL到可编程逻辑器件PLD
-在单个器件中排列多个PAL器件
--可变乘积项分配,可编程宏单元
基本可编程宏单元
-输出选择
-乘积项阵列输入/反馈选择
从PLD到复杂PLD(CPLD)
-在一个器件中,采用可编程互联和I/O,连接多个PLD(逻辑模块)
普通CPLD逻辑模块的特性
-一般是指逻辑阵列模块(LAB),每一个LAB就像一个PLD
-含有多个宏单元(通常是4到20个)
-本地可编程互联,类似PLD
-宏单元中的扩展乘积项逻辑提供可控乘积项分配和扩展,缺点是额外的时延
其他体系结构特性
-可编程互联阵列(PI或者PLA)
--和PAL可编程阵列相似
--全局布线连接器件中的任何信号和任何目的位置
--采用EPROM,EEPROM或者闪存基础进行编程
I/O控制模块
--由PI将其和逻辑分离
--I/O专用逻辑提供控制以及其他更多的功能
--三态缓冲控制实现任意I/O引脚的输入,输出或者双向功能
采用JTAG进行在线系统编程(ISP)
-简单的4线或者
开始时...TTL逻辑设计
-分立的芯片设计逻辑功能:NAND,OR,复用器,触发器等
-著名的TI7400系列
-通常由成本和可用的器件来决定选择
采用TTL逻辑进行数字设计流程
真值表->卡若图->函数逻辑表达式->最终实现
从TTL到可编程逻辑
-逻辑实现的一般特性
--乘积和(AND-OR门;组合逻辑)
--存储结果(寄存输出)
--连在一起
-如果...会怎样
--逻辑功能固定不变(像TTL),但是组合到一个器件中?
--走线(布线)连接在一定程度上可以进行控制(编程)?
可编程阵列逻辑(PAL)
-可编程逻辑最简单的实现
-逻辑门和寄存器固定
-可编程乘积和阵列以及输出控制
-可编程阵列->乘积项->宏单元:大部分器件中,所有三部分构成宏单元
可编程逻辑的优点
-需要的器件数量减少
-占用更少的电路板
-低成本
-节省功耗
-测试和调试简单
-设计安全性(防止逆向剖析)
-设计灵活性
-自动工具简化,合并了设计流程
-在系统重新编程!(在某些情况下)
PAL编程技术
-阵列交叉上浮栅晶体管(FAMOS,FLOTOX)在加上编程电压后,不会导通
-可编程晶体管保持"关断"
-FAMOS,用来制作EPROM,需要紫外强光进行擦除
-FLOTOX,用来制作EEPROM,置反编程Vgd(漏-栅电压)来擦除
从PAL到可编程逻辑器件PLD
-在单个器件中排列多个PAL器件
--可变乘积项分配,可编程宏单元
基本可编程宏单元
-输出选择
-乘积项阵列输入/反馈选择
从PLD到复杂PLD(CPLD)
-在一个器件中,采用可编程互联和I/O,连接多个PLD(逻辑模块)
普通CPLD逻辑模块的特性
-一般是指逻辑阵列模块(LAB),每一个LAB就像一个PLD
-含有多个宏单元(通常是4到20个)
-本地可编程互联,类似PLD
-宏单元中的扩展乘积项逻辑提供可控乘积项分配和扩展,缺点是额外的时延
其他体系结构特性
-可编程互联阵列(PI或者PLA)
--和PAL可编程阵列相似
--全局布线连接器件中的任何信号和任何目的位置
--采用EPROM,EEPROM或者闪存基础进行编程
I/O控制模块
--由PI将其和逻辑分离
--I/O专用逻辑提供控制以及其他更多的功能
--三态缓冲控制实现任意I/O引脚的输入,输出或者双向功能
采用JTAG进行在线系统编程(ISP)
-简单的4线或者