有关振动试验夹具的问题

一、随机振动控制的实时性

1、随机振动实时控制的必要性。随机振动试验是一种有潜在破坏性的试验，国家标准和国内有关随机振动试验的规范（标准）中，一般都规定功率谱允差范围为±3dB，这是控制试验精度的指标，是为了保证试验中施加于被试产品的随机振动量级不会过多偏离规范（标准）的要求，以确保试验的可信性和可比较性。这也是产品试验安全性的需要。从另一角度讲，上述试验过程中有了偏差时，显然希望控制系统能快速“均衡”，使控制谱迅速进入规定的允差范围之内。对于一些大型试件，一般是不允许有较长时间超差的，尤其是过试验。因此希望控制系统有很好的实时性，一旦因某种原因出现超差，控制系统能“及时”进行纠正。另一方面，在施加振动量级时，总是从低量级向高量级逐渐过渡，而由于试验系统及产品的非线性传递，在从低量级向高量级的逐渐过渡中，控制系统必须不断地进行快速“均衡”，努力做到在这个过渡过程中各个量级的功率谱均被控制在允差范围之内。第三，有一些随机振动试验总的试验时间很短，因此要求从起振到进入规定量级容差范围的过渡时间尽可能短，这也要求随机振动控制系统能具有快速“均衡”的能力。综上所述，在随机振动试验中，控制的实时性是我们必须重视的个问题。

2、衡量实时性的技术指标。衡量随机振动控制系统“实时性”的技术指标是完成一次闭环控制的循环时间。这是指从A／D采样开始，中间经过快速傅里叶变换、功率谱的比较、修正、逆傅里叶变换、相位随机、时域随机化、由D／A接口输出为止所需要的总时间。

早期的随机振动控制系统实现快速傅里叶变换及其逆变换，多采用软件完成。每一次运算耗时几百毫秒，故控制系统的循环时间主要取决于FFT的计算时间。随机振动控制的实时性基本受控于FFT的运算时间。

随着超大规模集成电路（SLSI）技术的高速发展，出现了专门用于数字信号处理的高速CPU芯片----高速数字信号处理器。这种CPU包含乘法器等专用硬件电路，并且具有一套适合于数字信号处理的指令系统。用它进行FFT运算可使运算时间从原来的秒级缩短到毫秒级，运算速度提高一两个数量级。为了适应更高实时速度的要求，现已生产出专用硬件FFT芯片，这种芯片从数据输入到得出FFT结果只需要几百微秒，影响实时性指标----循环时间的另一个因素是时域随机化。在本章前面已说明每采集一帧（如1024点）数据的同时，必须完成一次时域随机化并通过D／A口发出。为了减轻主控计算机的工作量，加快循环时间，目前绝大多数随机振动控制系统均单独设置CPU独立完成时域随机化及发送信号的工作。

实际上系统的循环时间是很难实测的一个指标，因为该时间受频带宽度、谱线数、平均方式、控制通道等因素的影响，往往由生产厂家根据其硬件的配置状况估算出一个时间。一般可以通过另一个衡量实时性的指标参数----“均衡时间”来测试和比较不同系统实时性的能力。由于均衡时间是指从试验开始直至控制点的测量谱进入规定容差范围内所需要的时间，而这个时间除与回路时间有关外还受参考谱形、随机信号方式等因素的影响，故这种比较必须具备相同的条件。

数字式随机振动控制系统的结构类型。近十几年来，数字式随机振动控制系统在国外得到了迅速的发展。根据其硬件的组成形式，大体上可分为插卡式、功能扩展箱式、仪器结构型、双机并行式、计算机工作站式等5种。

1）插卡式。插卡式为通用计算机插卡结构。这种结构是将除通用计算机以外的各种扩充硬件（如前置和后置放大器、抗混和平滑滤波器、A／D和D／A转换器、高速信号处理器、时域随机化等）按功能划分，制成具有通用计算机标准总线和尺寸的插卡板，可直接插入通用计算机现有的总线插槽内，就构成了插卡式数字振动控制系统的硬件部分。

这种型式的DRVCS系统的硬件构成比较简单，因而成本较低&