准确度指的是在常温环境下晶振的输出频率fx和中心标称频率f0比较。公式如下:准确度 = (fx- f0) / f0。 影响准确度的主要因素有晶振出厂准确度、温度漂移、电压特性、负载特性、老化漂移等。
长期稳定度指的是年老化率、10年老化率。
通常晶振正弦波输出的负载阻抗为50欧姆,衡量正弦波的主要指标为功率、Vp-p值,其对应关系如下:
Vrms = Vp-p /
电平Level(dBm) = 20 Lg (Vp-p/( ) Z为阻抗,如50欧姆。
电平/Level(dBm)=10LgmW
如下为常用数据列表(负载阻抗为50欧姆)
dBm | Vp-p | mW |
0 | 0.64 | 1.0 |
3 | 0.91 | 2.0 |
5 | 1.13 | 3.2 |
7 | 1.41 | 5.0 |
10 | 2.01 | 10 |
13 | 2.83 | 20 |
差分对输入输出,内部有一个恒流源3.5-4mA,在差分线上改变方向和1来表示0。通过外部的100欧匹配电阻(并在差分线上靠近接收端)转换为±350mV的差分电平。
LVDS使用注意:可以达到600MHz以上,PCB要求较高,差分线要求严格等长,差最好不超过10mil(0.25mm)。100欧电阻离接收端距离不能超过500mil,最好控制在300mil以内。
- 单向点对点(pointtopoint)。
- 双向点对点(pointtopoint)
能通过一对双绞线实现双向的半双工通信。
- 多分支形式(multidrop),
即一个驱动器连接多个接收器。当有相同的数据要传给多个负载时,可以采用这种应用形式。
- 多点结构(multipoint)。
此时多点总线支持多个驱动器,也可以采用BLVDS驱动器。它可以提供双向的半双工通信,但是在任一时刻,只能有一个驱动器工作。因而发送的优先权和总线的仲裁协议都需要依据不同的应用场合,选用不同的软件协议和硬件方案。
ECL电路的特点:基本门电路工作在非饱和状态,ECL电路具有相当高的速度,平均延迟时间可达几个毫微秒甚至亚毫微秒数量级。
ECL电路的逻辑摆幅较小(仅约 0.8V ,而 TTL 的逻辑摆幅约为 2.0V ),当电路从一种状态过渡到另一种状态时,对寄生电容的充放电时间将减少,这是 ECL电路具有高开关速度的重要原因。但逻辑摆幅小,对抗干扰能力不利。
ECL电路具有很高的输入阻抗和低的输出阻抗。
Vcc=0V;Vee:-5.2V;VOH=-0.88V;VOL=-1.72V;VIH=-1.24V;VIL=-1.36V。 ECL电路速度快,驱动能力强,噪声小,很容易达到几百MHz的应用,但是功耗大,需要负电源。为简化电源,出现了PECL(ECL结构,改用正电压供电)和LVPECL。
HCMOS-全静态设计、高速互补金属氧化物半导体工艺,CMOS-互补金属氧化物半导体。CMOS将被HCMOS所替代。
Vcc:2.5V;VOH>=2V;VOL<=0.1V;VIH>=1.7V;VIL<=0.7V。
CMOS使用时应注意:CMOS结构内部寄生有可控硅结构,当输入或输入管脚高于VCC一定值时,电流足够大的话,可能引起闩锁效应,导致芯片的烧毁。
Vcc:5V;VOH>=4.45V;VOL<=0.5V;VIH>=3.5V;VIL<=1.5V。
注:CMOS相对TTL有了更大的噪声容限,输入阻抗远大于TTL输入阻抗。对应3.3V LVTTL,出现了LVCMOS,可以与3.3V的LVTTL直接相互驱动。
Vcc:2.5V;VOH>=2.0V;VOL<=0.2V;VIH>=1.7V;VIL<=0.7V。
使用TTL电平时输出过冲会比较严重