Yosys 开源合成套件使用指南

Yosys 开源合成套件使用指南

yosysYosys Open SYnthesis Suite项目地址:https://gitcode.com/gh_mirrors/yo/yosys

项目介绍

Yosys 是一个用于 Verilog 富时钟合成的框架，它全面支持 Verilog-2005 标准。该工具旨在提供一系列基本合成算法，适用于不同应用场景，从将 Verilog 设计转换成多种格式（如 BLIF、EDIF、BTOR、SMT-LIB、简化RTL Verilog 等），到内置的形式化方法验证属性和等价性检查，再到映射至 ASIC 标准单元库以及像 Xilinx 7 系列、Lattice iCE40 和 ECP5 FPGA 这样的特定平台。作为一个开源项目，Yosys 采用 ISC 许可证发布，兼容GPL且类似MIT或二条子句BSD许可。

项目快速启动

要迅速上手 Yosys，首先确保你有一个合适的开发环境。以下是简单的起步步骤：

安装 Yosys

在终端中执行以下命令来编译并安装 Yosys（这里以Linux为例，其他系统可能需要调整步骤）:

git clone https://github.com/YosysHQ/yosys.git
cd yosys
make
sudo make install

启动示例

创建一个名为 mydesign.v 的 Verilog 文件，其中定义了你的顶级模块 mytop。然后使用 Yosys 合成这个设计：

yosys -p "read_verilog mydesign.v; synth; write_verilog mydesign_synthesized.v"

这将会读取你的Verilog文件，进行综合处理，并将综合后的门级描述写入到一个新的Verilog文件中。

应用案例和最佳实践

Yosys 强大的脚本能力允许其适应各种复杂的合成需求。比如，进行FPGA定制IP核的合成时，最佳实践是编写详细的合成脚本，明确指定映射到特定FPGA资源的规则，确保逻辑优化达到最优性能与面积比。

# 示例脚本：针对特定FPGA的优化
yosys -p "
    read_verilog myip.v;
    hierarchy -check -top my_ip_top;
    proc;
    techmap;
    opt;
    memory;
    opt;
    abc -g AND -m;
    opt_clean;
    write_verilog myip_optimized.v;
"

上述脚本展示了从读取Verilog文件开始，经过层次化处理、进程合并、技术映射、优化、内存综合及进一步优化的过程，最后生成优化后的Verilog文件。

典型生态项目

Yosys 不仅是一个单独的工具，还是多个依赖于其的生态系统的核心，包括但不限于：

• VlogHammer：用于Verilog到硬件描述的转换器。
• YosysJS：使Yosys的部分功能可以在Web浏览器中运行。
• 工具如 sby（用于基于SMT求解器的形式属性检查）和 mcy（评估测试覆盖率）利用Yosys作为后端进行设计分析。

这些生态项目扩展了Yosys的功能范围，使之成为硬웨어开发生命周期中的强大组成部分。

---

通过以上指导，你应能够开始探索Yosys的强大功能并应用于你的电路设计和合成流程中。记得查看官方文档获取更深入的信息和技术细节。

yosysYosys Open SYnthesis Suite项目地址:https://gitcode.com/gh_mirrors/yo/yosys