笔记
gonnabojiang
学FPGA的咸鱼 起床困难户
展开
-
10乘10 wallace tree的两种设计
wallace乘法器原创 2022-06-09 10:25:07 · 191 阅读 · 0 评论 -
verilog学习小记1 加法器
1.产生全加器除了将sum和cout分别用抑或和与或方法表示,最简单直接的办法是assign{cout,sum}=a+b+cin2.BCD全加器,与binary全加不同,当每4位a+b+cin计算时,若其binary sum(5位)大于9,就该binarysum+4’b0110得到bcd sum(4位),同时cout=1’b13.判断8位加法有符号位的溢出,正正相加,负负相减,若最终sum位和原来的符号不同,则表示有溢出:out=~a[7]与 ~b[7]与sum[7] | a[7]与 b[7]与 ~su原创 2021-07-06 22:17:51 · 328 阅读 · 0 评论