(18)电路设计-电路图画图普适规定

 微信扫一扫
    关注该公众号

 

0. 如果是2层板, 顶层和底层都为GND, 建议采取多打几个GND过孔, 打孔的位置尽量靠近器件的GND引脚, 此操作还能解决部分孤岛的问题. 也能改善GND耦合网络

1.走线遵守3W，20H规格，3W是指相邻走线间距为线宽3倍时，可以防止70%的串扰，20H是指多层版中的中间2层大多数为地和电源，那么地是最大面积的铜，而电源需要在边缘缩进一定的距离，这个距离为(板厚1.6mm/3)/0.025 =     21mil。10mil = 0.25mm

2.画多引脚芯片时，例如FPGA，stm32等，将此芯片的电源滤波电容都放置于芯片底部，地朝内，然后在芯片底部放置一个fill地就都连接上了

3. FPGA原理图中待连接net时，可先什么都不连，然后倒入PCB后根据实际位置，再将net分模块连入pin脚，这里尤其对FPGA有用。

4. SDRAM等高速器件的时钟由FPGA提供，在设计PCB板时，为了减少时延，优先将此clk net配置到全局时钟引脚上。

5.接插件和机械外盒的位置关系：考虑外壳壁厚，PCB与机械壳内壁距离，所以PCB设计时，首先确定接口与机械外壳齐平，再确定PCB包容此接口需要突出正常PCB长度，且不与内壁接触。

6.铺铜POWER层（用10mil以上，最好15mil或20mil的线进行分割），铺铜GND层（用10mil以上，最好15mil或20mil的线进行分割,GND层略大于POWER层，GND层距离板边流出空余），保存一份PCB，删除分割线循环规则检查，调整丝印层。

7.对于电路软件校验时显示错误的地方，经工程师检查后无错误，这时候可以使用PlaceàDirectivesàCompile mask将元件屏蔽起来，这种还可用于类似于C程序中的//可以将暂时不用的东西屏蔽。

8.在封装库中修改了元件的封装，要想把已更改的封装更新到PCB编辑器，步骤为：选择PCB Library窗口，在Components中选择修改的元件右击，选择update

9.引线与引线交叉而需要打孔绕开彼此时，采取少数避开多数，控制避开数据的原则，即同方向多的引线不打孔

10.尽量不要在芯片底部打孔，因为芯片一般都是正负电源供电，那么电源层需要在芯片中间将其分开，有过孔的话可能会影响分割

11.当画好局部线之后，需要将线从中间断开，可以使用Edit->Slice     tracks。对于断开的线再按住ctrl可以对线重新布线。

12.当要对敏感信号线做包地处理时，先选中信号，在点击，Tools中outline selected object。

13.画铺铜的分割线的时候，可以不在电气层上画，因为这样的话，画好之后，还是需要手动删除分割线的，如果在机械层上画，只要设置好不同属性电气层的间距，依然能达到要求的隔离。切结束后不必删除分割线。

14.多层板PLANE层中分割不同电气属性，未被分割的铺铜依然会孤立保留，要想去除这块区域的铺铜，就要用线来填充这块区域（也可选择Fill，或者是按外框CUT出一块区域）。要想看最终能否达到要求，那么可生成gerber文件，按+/-切换到当前Plane层，此时显示的是负片，按下N键，切换为正片即可判断是否正确。

  微信扫一扫
    关注该公众号