- 博客(7)
- 资源 (5)
- 收藏
- 关注
RSS订阅原创 SRIO学习（七）——Direct I/O 操作（二）
Direct I/O 操作（二）【上回书说到，LSU的CC位能够表示正在进行的传输的状态。】中断和LSU释放LSU的CC位能够表示正在进行的传输的状态，自然也能显示出执行过程中的错误，而且一点出错，与这些错误有关的中断将迅速被上报给CPU。在上报处理阶段没有提交新的任务。错误上报给CPU后，LSU只有在以下几种情况下才会被释放：CPU对restart或者flush位进行写
2016-09-30 14:43:21
8692
2
原创 SRIO学习（六）——Direct I/O 操作（一）
Direct I/O 操作框架流程direct I/O（加载/存储）模块是所有传出的direct I/O packets（direct I/O 包）的来源。通过direct I/O包，Rapid I/O包包含了目标设备上数据的存储地址和读取地址。direct I/O 需要RapidIO源设备包含目标设备的本地存储器地址列表。一旦地址列表建立，RapidIO源控制器就利用这些数据来计算目标地址
2016-09-20 20:34:20
10864
1
原创 SRIO学习（五）——SerDes Macro（串行解串宏）
SerDes宏和其配置SRIO通过允许一个可扩展的非专有接口，为我们提供了许多好处。这个接口就是SerDes。通过使用SerDes宏，可以与外设交流，并且外设都可以扩充带宽。同一个外设可以用在V1.2版本的RapidIO 接口协议的四个频率下：1.25、2.5、3.125和5Gbps。这样就可以在整个系统中有一个协议就足够了，可以选择性地选取带宽。这种做法消除了使用用户自带协议的情况，减短
2016-09-18 19:37:24
7928
1
原创 SRIO学习（四）——SRIO管脚
SRIO Functional DescriptionSRIO管脚【SRIO管脚部分官方文档给的信息较少，只有一个表格，不过笔者会对表格里的描述进行详细解析】SRIO设备管脚是基于Current-Mode Logic (CML)【电流模式逻辑】的高速差分信号，传输和接收信号的缓存自身都包含有时钟恢复区域。参考时钟输入是不纳入SerDes宏的，参考时钟使用的是差分缓存输入的，
2016-09-10 14:08:59
7260
1
原创 SRIO学习（二）——SRIO结构
SRIO结构【写在前面：在学习SRIO后续知识时发现有很多概念很难理解，查资料发现我对SRIO构架那部分学习太过敷衍，特此用一篇博文来学习交流一下SRIO构架。】RapidIO层次构建SRIO模块由三层构建而成。逻辑层 确定终端处理传输的协议，包括包的格式。传输层 定义了在系统中正确路由信息包的寻址方案。物理层 包含设备级的接口信息，如电气特性、错误管理数据和基本的流量控制数据。传输层与逻辑层和物理
2016-09-06 21:51:05
34538
9
原创 SRIO学习（三）——SRIO包
SRIO Functional DescriptionSRIO包在讲SRIO包之前，有必要了解一下SRIO的构造层次。 SRIO分为三个层次，分别是逻辑层，传输层和物理层。逻辑层 确定终端处理传输的协议，包括包的格式。传输层 定义了在系统中正确路由信息包的寻址方案。物理层 包含设备级的接口信息，如电气特性、错误管理数据和基本的流量控制数据。传输层与逻辑层和物理层是上下
2016-09-06 21:39:22
16645
3
原创 SRIO学习（一）——外设数据流
SRIO Functional Description外设数据流外设数据流概念SRIO是一个外部驱动的从模块，但能够在dsp上扮演主模块的角色，意思就是他能够直接向dsp推送所需的数据而不需要产生中断或者通过DMA。这有一个好处就是减少来中断数量，减少来与只读中断的握手时间，并将EDMA释放给其他任务。SRIO确定数据包（packet）的有效载荷（payload）最高有256个字节，很多时候，数据的
2016-09-04 10:09:17
16970
8
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人