handy34的博客

原创 常用电平转换电路介绍

当 SDA2 输出低电平时：MOS 管不导通，但是它有体二极管，MOS 管里的体二极管把 SDA1 拉低到低电平，此时 Vgs 约等于 3.3V，MOS 管导通，进一步拉低了 SDA1 的电压。在我们设计的电路中，不同芯片的引脚使用的电压不同，比如常见的 1.8V、3.3V、5V 等，我们需要对不同通信电平的设备进行通信就需要使用电平转换进行电平匹配。优点：成本低，使用元件少，相较于二极管不同的是，三极管信号输入端可以用更小的电流驱动，此处可能在某些外设驱动能力较弱的情况下更具优势。

原创 RS-232

串口典型的传输波特率包括110bps、300bps、1200bps、2400bps、4800bps、9600bps、19200bps、38400bps、57600bps和115200bps等。①防护器件回流路径为FG(设备外壳)，即表示当设备为金属外壳时，进行分地处理，FG与板卡地通过1nF电容连接，FG就近连接至机壳；我司有规范要求，电路设计时将RX、TX均做上拉处理，但只焊接TX的上拉电阻，RX的上拉电阻不焊接。逻辑1的电平为-3～-15V，逻辑0的电平为+3～+15V，电平的定义反相了一次。

原创 一文搞懂RS-485

RS-485是美国电子工业协会(EIA)在1983年批准的一种用于串行通信的平衡传输标准，RS-485作为一个电气标准，仅定义了使用平衡多点传输线的驱动器和接收器的电气特性；③RS-485标准规定了最大的共模负载，即符合标准的收发器必须能够驱动32个单位负载UL，一个单位负载为12KΩ，32个UL的总共模负载RCM=375Ω；一个单位负载相当于12V时的1mA输入漏电流，这个负载代表一个相对于地的单端负载，一个简单的方法是，单位负载相当于从A或B总线引脚到地的12KΩ电阻。

原创 一文搞懂 SPI接口

一、基本介绍二、物理层三、协议层四、电路设计五、硬件测试

原创 一文搞懂 I2C总线

物理层、协议层、电平转换、硬件测试项等

原创 一文搞懂晶振与晶体异同点、设计选型

晶振（Crystal Oscillator）一般指石英晶体振荡器，主要由晶体和振荡电路组成，只需为其提供电源，它就能产生特定的波形输出(时钟信号)，是一种使用逆压电效应的电子振荡器电路；振荡电路的作用是将直流电源转换为交流电源，并驱动晶体产生振荡信号；晶振一般指有源晶振(或晶体振荡器)，英文名称是Crystal Oscillator。晶体谐振器(Crystal Resonator)，又称石英晶体，是一种利用石英晶体的压电效应，产生高精度振荡频率的电子元件，属于被动元件；

原创 一文了解Xilinx Zynq7000及7系列 FPGA上电时序

Zynq芯片的电源分为PS系统和PL逻辑（FPGA）两部分，这两部分的电源区域是完全独立的、被隔离以防止损坏；由于VCCINT_1V0电源电流很大，在靠近电源芯片侧，需要放置2个680uF或4个330uF的电容（由于低气压要求，不能使用钽电容），用于储能；保证100uF、4.7uF、0.47uF电容至少各1个，其余每个电源管脚视PCB面积保证至少有1个4.7uF或0.47uF去耦电容。每个Bank的电源网络中保证至少有1个100uF或47uF电容，其余每个管脚视PCB面积保证至少有1个100nF去耦电容。

原创 一文了解BUCK电路自举电容

原创 LDO和DCDC有什么异同？

相比LDO稳压器，DCDC的优点是输入电压范围宽、功耗低、效率高(可达90&以上)、支持降压、升压（Boost）、反相等变换，且支持大电流的输出，还支持输入输出端的隔离；参考电压VREF和反馈电压（VOUT通过两个电阻分压）分别与误差放大器的反相、正相端连接，误差放大器将输出误差量，再通过MOS调整输出电压的大小，以达到稳定输出。当输出电压增大时，反馈电压增大，放大器输出电压增加，PMOS管的G极电压增大，USG减小，PMOS的输出电流和电压减小，形成了一个负反馈系统。

原创 一文搞懂DCDC基础知识

(Force Continuous Conduction Mode)：在同步Buck中，用MOSFET替代了二极管，当下管MOSFET导通时，电流从负载瞬间移除，但此时的输出电容在反向放电，负电流由此产生，当输出电流减小时，变换器不会切换到DCM模式，而是转换到强制连续导通模式（FCCM）电流流动如下图，二极管正向导通（开关管G2导通），输入电源Vin不能为负载RL供电，由电感L1、电容Cout向负载RL提供电流，短时间内电感电压下降，负载RL两端的电压也下降。不同输出电压的要求感量不同；

原创 一文搞懂LDO基础知识

压降电压 Vdrop是指为实现正常稳压，输入电压 VIN必须高出所需输出电压 VOUT 的最小压差，其最小压差是由其架构和工艺决定的，现在的的 LDO 一般采用 CMOS 工艺，压降大大降低，通常为数百毫伏。根据基尔霍夫电压定律，在整个回路中，VIN -VOUT =VSD，即 VIN -VOUT = -VDS，当VOUT 减小时，则 (-VDS)随之增大，工作点由A点移向B点，负载调整率越小越好。乍一看公式，输出电压的大小与输入电压的大小无关，但其实并不是无关的，需要满足一定的压差和耐压。

原创 上下拉电阻有啥研究的

“你研究研究上下拉电阻就够了”

原创 为什么总是习惯将 1uF和 0.1uF 的两个电容并联摆放在电路中

这俩电容在谈恋爱！？？