嵌入式高速串行并行技术_推荐(张锋)

本书由张锋著,探讨了嵌入式系统中的高速串行总线技术,包括PCIExpress(PCIE)、Serial RapidIO(SRIO)、Serial Attached SCSI(SAS)等。书中阐述了总线技术的发展历程,分析了高速串行总线的重要性,并通过FPGA实现详细讲解了各类总线协议。同时,作者分享了创新与技术挑战的心得,如JESD204协议IP核的开发过程。内容兼顾理论与实践,旨在为嵌入式系统开发者提供指导。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

前言

  • 之前想学习一下总线相关的知识,就去图书馆搜,其中,有一本是:
  • 《嵌入式高速串行并行技术——基于FPGA实现与应用(张锋著)》
    在这里插入图片描述
  • 看了一下前言、目录、自序、以及他本书创作过程中的随笔
  • 小编就决定把这本书分享出来,也不知道这样做好不好。所以,在这里有个小请求,大家尽量低调食用,不要点赞收藏转发哈

本书 自序 —— 张峰

人是什么单位,人生又如何衡量?

熊培云在《思想国》中讲,人是时间单位,因为我们在提到某人的时候,总是在人名后面跟上一个括号,并注明生卒年份,以示起止。

除了这个差值,还用什么来衡量?

数学上,通常将时间看成一个维度,即以时间为坐标系的横轴,那纵轴呢?见仁见智,人的选择和作为也应该是一个维度,人物传记是这样写的,什么时间做了什么事。

那号称知识分子的我们,若早已过了彷徨的年龄,其使命又当如何?

打破框架,探索未知。

打破框架,何其难也。文明得以发展,在于经验和知识的累积,而这种累积,多数又来源于各种权威的言传身教,就像父母告诫小孩子,冰激凌吃多会肚子痛一样,一一得到了验证,长此以往,框架得以形成,触碰不得。框架有利于知识的传授,也会束缚人的头脑,意大利的水手Amerigo Vespucci发现了一个大的岛屿,而权威《圣经》中竟然没有记载,就觉得不可思议、不可理喻。

而终有人会承认这种事实存在、证据确凿的未知,于是,框架终究会被打破,美洲America就此诞生。
所以人虽无往不在枷锁之中,却是生而自由的;知识分子在解决温饱问题后,可以思其力之所不及,忧其智之所不能,嫦娥奔月不也从神话变成了现实吗!

所以应心怀梦想,坚韧追寻,应具有王国维先生的“昨夜西风凋碧树,独上高楼,望尽天涯路”之境界,而社会的残酷、自扰、抵触、牵制、掣肘、诱惑终究共存,所以有隐忍、有退让;学胡适先生的“不降志、不屈身、不追赶时髦,也不回避危险”,虽有拘有束有碍,仍可自斟自饮自开怀。

人总是会老的,所谓百忧感其心,万事劳其形,渥然丹者为槁木,黟然黑者为星星,纵然头发稀少,两眼昏花,颈肩酸痛,双腿僵直,仍不觉辛苦,因为余心所善,不想了无意义。

本书的形成,历经波折,构思萌芽于2012年年底,苦于自身知识匮乏,算不上一份大餐,积累沉淀,到2014年年底渐觉内容充实,可一吐为快了,于是查阅典献,收集资料,匆忙恍惚间,2015年已过了大半,竟不能再迟疑。

总线技术是在多个项目实践中提取出来的,如高速存储、图像处理、信号处理、系统集成等,亲力躬行,才知深浅。本文中提到的各种总线,并不是3年之功,从2006年算起,已有10年。10年时间积累了这300多页内容,也不知是多还是少?2006年第一次接触PCI总线;2007年将PCI提升到了PCIX,还用会了SRIO总线,当时还是Virtex-2Pro盛行,现在已不见踪影;2008—2009年主要是SATA、SAS;2010年接触了PCIE/CPCIE;2011年闲暇时摸透了Serdes技术,终于在2013年应用成熟,JESD204/Aurora也在这一年完成;2014年做了VPX架构的整机,2015年将SRIO的交换结构收入骰中。这就是本书的主体内容,并在此基础上增加了对总线的发展历程、现状及后续趋势的描述与预测。而最后则是关于目前嵌入式系统中常用的其他串行总线(FC、Infiniband)了,作者并没有亲身实现,只是自行理解并汇编资料罢了。

当我们回首往事时,会发现很多激荡人心的故事,有的显焕一些,有的黯淡一些,当看到自己为发展而努力,为自由而奋斗,总是心底暖暖的。我们对于过去,固然可以看到无穷的光辉,对于将来,也必须抱着更大的期待。

努力吧,勤能补拙,不致虚度。

努力活吧,以时间的长度弥补智力的不足。

怀念过去,不畏将来,是为序。

或许某些人会觉得这部分是鸡汤。你说是,那就是了。

总线概述及分类

总线,英文为“Bus”,Bus一词最初起源于拉丁文“omnibus”,意为“for all”,有三个含义:公共汽车、作家的作品合集、作为形容词意为综合性多功能的。最早始用于计算机领域,总线是指汇集在一起的多种功能的线路。后经深化和延伸,指计算机内各模块及计算机之间的一种通信系统,涉及硬件(器件、线缆)和软件(通信协议)。

IT行业以摩尔定律(Moore’s Law)在飞速发展,总线的性能也要与之适应并水涨船高。自从第一代计算机及总线问世以来,总线领域爆发了三次更新换代的革命:第一代总线以1984年IBM推出的PC/AT(Personal Computer/Advanced Technology)总线为蓝本,其速率最初不足1 Mbps,并最终形成了ISA(Industry Standard Architecture)标准,在1993年被PCI总线代替;PCI(Peripheral Component Interconnect Local Bus)总线是第二代总线的典型代表,2002年并行传输的PCI总线被串行传输的PCIE(PCI Express)总线代替;而目前PCIE 3.0版本的速率为8 Gbps,是最初的PC/AT总线的800倍,PCIE 4.0将支持16.0 Gbps,也即将问世。

在总线的发展过程中,有多种分类方式。

按传输速率分类:分为低速总线、高速总线。按业内规律,总线的传输时钟在66 MHz以下为低速总线,高于66 MHz为高速总线。

按连接类型分类:分为系统总线、外设总线、扩展总线等。

按适用范围分类:分为内部总线和外部总线。计算机机箱内的总线称为内部总线,如PCI;计算机机箱外的称为外部总线,如连接打印机的USB总线等。而有些总线内外都适用,如SATA为内部总线,而eSATA(external SATA)为外部总线。

按应用领域分类:有计算机系统应用总线、嵌入式系统应用总线等,PCI为计算机类总线,而CPCI(Compact PCI)则归为嵌入式系统类的应用总线。

按使用环境分类:分为航天、航空、车载、航载等总线,以满足不同的使用环境要求,如ARINC-429、ARINC-629、MIL-STD-1553B、CAN总线等。

按传输方式分类:分为并行总线和串行总线,并行总线通常采用1个时钟信号+多位并行数据信号的方式传输数据,如前面的ISA、PCI都为并行数据总线,在一个时钟周期内,传输多位数据;串行总线则将时钟嵌入到数据内,在一个时钟周期内传输1 bit数据,以串行比特流的方式实现数据通信。

本书关注的是嵌入式系统中的高速串行总线技术。

串行总线通信正当时

早期的总线多采用多位数据并行传输方式,通过提升并行数据位宽、数据运行频率,提升总线传输速率,如早期的PC/XT总线数据位宽是8 bit,运行频率为kHz级别,到1999年出现了PCIX总线,其数据位宽是64 bit,运行频率为133 MHz,总线的传输速率达到了1066 MBps。

总线的并行数据位宽及频率的提升带来了数据传输速率的飞跃,但也带来了其他问题:总线并行数据信号间的同步变得日益困难,且无法解决串扰问题,这导致多种并行总线协议的更新速率越来越慢,耗时越来越长,限制了总线性能的进一步提升,影响处理器性能的发挥,即通过提升总线的并行数据位宽及运行频率,以提升总线速率的方法走到了“死胡同”,业内迫切需要一种新的变革方式。

2000年前后,多个国际组织将眼光瞄向了基于比特流通信的串行总线结构,多种串行总线标准也如雨后春笋般出世,如现在大名鼎鼎的PCIE、SRIO、SATA、FC等总线,也有推出后不久就“夭折”的,如Starfabric总线。Starfabric总线当时吸引了大量的风投,还推出了Starfabric的协议转换芯片,而最终还是以失败告终——Starfabric总线技术针对性不足。

目前,在PC领域和嵌入式系统中,基于比特流的高速串行通信总线正全面代替传统的并行数据总线方式,如前期广泛用于PC系统的并行数据总线PCI/PCIX,正被串行的PCIE总线所代替;曾经在存储领域独占江山的ATA(parallel ATA)总线、SCSI总线,分别被串行的SATA(Serial ATA)、SAS(Serial attached SCSI)所代替;与PC领域相对应的工业及嵌入式应用领域,串行总线的应用更是一发而不可收,出现了FC(Fiber Channel)、SRIO(Serial RapidIO)、Aurora等多种协议标准,即使针对ADC、DAC这种专用接口,也吸收了串行总线传输的思想,出现了JESD204协议,以代替传统的基于LVCMOS电平、多位数据线并行的ADC、DAC接口方式。鉴于目前高速串行总线的广泛应用,VITA组织推出了一种针对高速串行总线通信架构的标准——VPX,以规范上述多种串行总线的互连。

与串行总线的高速、先进相对应的是其开发过程的困难重重,串行的二进制比特流不能提供更多有效参考信息,只能以眼图判断信号完整性,而各种总线的协议分析仪,价格却不够亲民,调试手段有限,针对常用的高速串行总线,如何进行快速开发,尤其是FPGA内的应用开发,一直是业内的难题。本书试图对多种高速串行的共性技术进行提取,并对具体协议加以具体分析,实现过程具体展现,以实现基于FPGA甚至于整个嵌入式系统的高速串行总线的通信。

FPGA让一切皆有可能

既然总线是现代通信系统的神经,那相应处理器是就关节了。目前主流的处理器厂商推出的PowerPC、DSP、FPGA等芯片,均含有一种或多种高速串行通信总线接口,如高端的PowerPC、DSP通常含有SRIO及PCIE,有的还含有SATA存储接口。ASIC厂商的目标就是将这些复杂的总线功能做成如傻瓜相机一样,只要存在就会使用,而FPGA则是另类,除了总线的简单验证,还提供了二次开发功能,甚至还能玩“深沉”,DIY一些自主的IP核,可谓男女老少都喜欢,满足高中低各个层次的需求。

FPGA代替DSP完成密集型运算功能已多见不怪,甚至觉得不这样就是非主流。FPGA内嵌PowerPC及ARM处理器内核,代替外置的PowerPC及ARM独立芯片,完成一些协议/控制解析,似乎也很恰当,FPGA可谓功能强大。而对于各种高速总线接口,FPGA则提供了一种万全之策:基于FPGA内嵌的高速串行收发器GTX可实现多种高速串行总线接口,如SRIO、SATA、FC等。若资金充裕,可购买各种高速串行总线的IP核,使用时比傻瓜相机复杂一点;若智力充裕,则可自己理解协议,编写高速串行总线的IP核,卖给“帝王家”,也是一种生存方式;若资金、智力都不充裕,那是只能寄希望于时间充裕了,好在时间总是可以挤的,挤挤还是有的。

基于FPGA研究高速串行总线技术,可攻可守,本书中SRIO、PCIE、Aurora为调用IP核方式,而SERDES、JESD204、SATA则为自主开发IP核,而最后的CPCIE、VPX、FC、Infiniband则侧重于嵌入式系统的实现,与FPGA无关。

本书的内容结构安排

小编前期只会更新前期关注的PCIE,如果有时间,并且自己确实需要,才会更新其他。

本书内容分为三篇共11章,另有4个附录。第1章为第1篇,按时间的先后顺序梳理出计算机和嵌入式系统领域曾经出现过并各领风骚数几年的总线,并对总线领域的三次革命加以分析,以力证高速串行总线是目前通信架构的主流,并基于高速串行总线技术的特点及瓶颈,预测总线的后续发展趋势。

第2篇包含第2~第7章,分别介绍并基于FPGA实现了目前嵌入式系统中常用的串行总线技术,涉及SERDES、JESD、SRIO、PCIE、Aurora、SATA总线。从行文方法上,以概述开篇,回答选题(做什么、为什么、性能如何);接以协议分析,力求简洁清晰,续以基于FPGA的具体工程实现,然后给出测试结果,验证思路,最后给出小结及展望,为嵌入式系统的专项高速串行总线应用提供参考。

第3篇包含第8~第11章,涉及目前嵌入式系统中的常用总线架构,侧重于整机设计,内容有CPCIE、VPX、FC、Infiniband技术,为高速总线在嵌入式系统整机中的应用提供参考。

附录A~附录D则收录了本书写作过程中的随笔,希望能从非技术角度讲一点技术问题。

在整书的编写过程中,文吉、陈远参与编写第1章,任国强、吴威参与编写第6章,任国强、文吉完成全程校对。在整个编委会的共同努力下,我们尽可能多地呈献关于总线,以及IT技术甚至其他相关的知识,以物有所值,可覆盖面广也意味着增加了出错的可能性,我们期望通过本书对总线的基本原理、实现过程及应用实例的介绍,使读者对总线有一种宏观的把握,微观细节上的了解,以起到抛砖引玉的作用。由于作者水平和时间有限,一些不自知的错误,敬候高明的读者指正,作者联系方式为zhangfeng1186@163.com。

关于参考文献

本书的参考文献主要来源于Xilinx公司和其他一些官方组织公开的资料,如PICMG、SCSITA、VITA、FCIA等,还有一些引用来源于互联网,出处并不明显或难以联系作者,在此也一并感谢并希望原创作者与编者联系,以便再版时增补。

关于写作风格

书中的图表有些仍为英文原版,从技术角度考虑,英文更易理解,故没有译为中文。
单纯技术是枯燥乏味的,本书在力求准确时,尽量以简洁、轻松的笔调论述,个人所好,不喜可喷。
除了与总线相关的内容外,本书还以延伸阅读的方式展开了部分具体技术细节,以及对其他知识的扩展,以供感兴趣的读者赏阅。

本书的读者对象

本书定位于工程应用,主要针对从事嵌入式系统开发的整机设计人员、终端技术开发人员,以及那些对嵌入式系统、FPGA、总线有更深入理解需求的人员,包含职场新手、研究生和高年级本科生。

作 者

2016年10月

本书创作过程中的随笔

D.1 没落的贵族——Motorola

爱君芙蓉婵娟之艳色,若可餐兮难再得,怜君冰玉清迥之明心,情不极兮意亦深。

Motorola已难再见,多情公子已无情,落寞秀才让人叹。

创业,冒险创新

1928年,Paul Galvin创立了Galvin Manufacturing Corporation公司。

1930年,公司迎来了首次重大突破,推出了首个可以消除引擎盖静电干扰的车载收音机,并且实现了大众市场的商业化,财富迅速积累。

1947年,鉴于车载音响系统的成功,Galvin Manufacturing Corporation公司改名为Motorola,含义为运动中的声音。

让Motorola得以维持生计的是他们不断创新的技术,Paul Galvin营造了一种企业文化,鼓励人们去发明、失败、学习、再发明。正是这种勇于承担风险的文化,让Motorola在业界闻名,他们在培训和开发上面投入了很多资源,而且近乎狂热地支持员工发明创造。所以Motorola在当时的消费者电子产品,包括家庭收音机和电视机,以及负责公共安全和防御的相关设备,如警用双向无线对讲机等,都占据绝对领导地位。

1983年,Motorola推出第一款手机——DynaTAC,引爆了手机通信市场,从此移动手机业务吸引了整个公司、整个行业、整个国家,甚至整个世界,DynaTAC在中国,被称为“大哥大”。
1994年,Motorola制造了美国市场上60%的移动手机,收入达220亿美元,利润接近20亿美元,在财富500强中排名第23。

创新无处不在,除了手机业务上的成功,Motorola为质量管控开发了一套系统Six Sigma,可以确保99.99966%的产品没有品质问题。通用电气、IBM、波音等财富500强企业都采用了这套系统。

守成,固步自封

在1994年—1997年之间,手机业务让Motorola达到了生意上的顶峰,但成也萧何,败也萧何,手机业务也成为Motorola企业文化中的一颗毒瘤。当公共安全部的员工们还在给警察和消防员销售产品时,手机部门的人却在花天酒地,高唱“我们有的是钱”。

Motorola一直是数字蜂窝技术的早期开发者,这一技术取代了传统的模拟蜂窝系统,他们的数字网络专利产生大量利润。然而令人不可思议的是,Motorola手机部门并不着急进行从模拟到数字的转型。于是数字蜂窝技术的工程师们发出了特有的抗议方式:不再使用自家手机,而使用由高通(Motorola在电信半导体行业里最大的竞争对手)制造的数字化手机。

与此同时,一家芬兰的公司浮出水面,它花了四年时间开发数字蜂窝技术手机,并于1998年超过Motorola,成为世界上最大的移动手机制造商,这家芬兰公司就是Nokia。

创新不再,官僚气息严重,手机技术和数字网络技术脱节,曾经红火的手机业务反而成了Motorola最大的拖累,Motorola在全球范围有60种不同业务,但每个都非常薄弱,没有核心竞争力,2001年,Motorola总收入额300亿美元,却亏损近40亿。

2003年底开始,Galvin家族决定卖出拥有的Motorola 3%股份,并于数年后,彻底离开了Motorola。离开了创始人Galvin家族的Motorola还是Motorola吗?还是曾经玩命创新的Motorola吗?

Galvin家族身退后,继任者是Ed Zander。他曾是Sun Microsystems的CEO。他接手Motorola工作之后,哭了,发现Motorola不仅发展缓慢,而且对未来电信技术的融合更是一塌糊涂,为了拯救公司,Zander集全公司于一点,推出了Motorola 的新款Razr手机,性感超薄可折叠,却叫好不叫卖。
2005年,Zander与好朋友乔布斯合力开发了一款Rokr的手机,并手把手地教会乔布斯如何做手机。
2007年,当苹果的第一部iPhone推出时,Motorola仍然在卖2年前的Razr手机。

此后,Motorola决定采用Android系统,并于2009年10月推出Droid的新手机,并在发布的前几个月,销量超过了iPhone。截至2010年年底,经过四年的巨额亏损,手机部门又重新盈利了,但在2011年又被超越,这次不是Nokia,而是三星。

衰退,鲜有声息

铱卫星系统

20世纪80年代末,Motorola推出了铱卫星系统Iridium,建设可以覆盖地球的卫星系统,以此实现蜂窝系统无法实现的通信能力。他们组织了50亿美元的财团进行开发,摩托罗拉自己投入了 26亿美元和许多工程师。90年代末,铱系统终于运行起来了,但是3000美元的手机和一分钟7美元的话费过于昂贵。铱计划在1999年宣布破产,最后以2500万美元被卖掉了,为了弥补财政赤字,Motorola以11亿美元出售了它的一部分半导体业务,这就是后来的ON Semiconductor。

手机业务

2011年1月,Motorola决定拆分为两个公司,Motorola Mobility(手机业务)和Motorola Solutions(企业级解决方案)。

2011年8月,Google宣布以每股40美元,共125亿美元收购Motorola Mobility,并于2013年8月,推出了Google旗下的Motorola手机——Moto X。在美国销量不及预期情况下,Moto X占领了印度和巴西的市场。

在拥有了Motorola Mobility最为得意的专利后,Google又在2015年1月将Motorola手机相关的业务甩卖给了联想,只有29亿美元,于是联想在国内推出了新Moto X、新Moto G及 Moto X Pro。

半导体业务

想当年,金戈铁马,气吞万里如虎。
Motorola何其辉煌,其PowerPC架构处理器产品与IBM公司不相上下,除了IBM的PowerPC系列,还有Motorola公司的MPC(Motorola PowerPC)——MPC8548、MPC8572、MPC8641。

2004年,Motorola决定将其半导体业务分拆为一个独立的公司——Freescale,虽然后来Freescale公司推出了P2020、P4080、P5020等处理器,MPC系列仍是其一大支柱,而2015年,Freescale 又被 NXP Semiconductor收购,现在输入www.freescale.com的网址,会自动跳转到www.nxp.com网址去,虽然MPC系列、P系列处理器还在,但已不能再称为是Freescale公司或者更早的Motorola公司的产品了。

此外,被出售的还有它的电视和无线广播业务、政府与防务业务,以及赖以成名的汽车电子业务……

除了正常的商业运作外,感情上我们还是不愿意看到Motorola被拆分与甩卖,尤其是像手机与Freescale这样被转手两次,毕竟一个时代就这样过去了。

再见,Motorola,再一次重温一下经典的logo吧,也许再也不见。

“灭六国者六国也,非秦也;族秦者秦也,非天下也。……秦人不暇自哀,而后人哀之;后人哀之而不鉴之,亦使后人而复哀后人也。”

参考文献

[1]摩托罗拉的衰败.百度文库.
[2]摩托罗拉.百度百科.
[3]Motorola.www.wikipedia.com.
[4]www.freescale.com.
[5]www.nxp.com.

D.2 JESD204 协议IP核实现纪实

2013年,前期跟踪的“十二五”项目陆续落地,对ADC采样技术提出了新的要求,某项目要求实现N(N>10)个ADC通道的160 MHz采样率,单板面积限制下72 mm×132 mm以下。

已有成熟技术不满足需求:采样率不高,前期项目应用的最高采样率只有65 MHz,按改动最小原则查新后,发现确有类似的同类芯片,可满足采样率160 MHz要求,但N个通道,需要N个ADC芯片。带来了第二个问题,面积超标,无法解决,陷入停顿。

经过大量调研,最终选取了基于JESD204协议的实现方案,(见书中图3-39和图3-40),难度大,却唯一可行。

基于JESD204协议的ADC采样数据,可通过FPGA内的高速串行接口GTX(仅一对差分线)直接进入FPGA,完美的接口形式,看着就舒服,让人磨刀霍霍,跃跃欲试。

问题来了,JESD204协议如何实现?购买国外的IP核,还是自已动手编写?鉴于项目无法忍受购买IP核的长周期,我们决定自己开发。

资料不易得,得到JESD204协议的文档后,只有一个文档,上马开弓。

人生不如意,十之八九。JESD204开发过程,一直不如意。先后遇到了电源驱动能力不够、纹波过大、器件损坏、风扇影响波形、线损过大等多种闻或未闻的疑难杂症,排除外围因素后,还有一个棘手问题,ADC不是智能器件,只能发送数据,在FPGA中如何判定解析出的ADC数据是正确的,若不对,是FPGA解析的不对,还是ADC本身发出的数据就不对?

当山穷水复的时候,我们怀疑过,能否做出这种新出现的IP核,是否需要找人合作,再一想,不就是一个IP核吗,其文档也不过区区145页,连1000多页的SATA协议都做出来了,这个JESD204还能算什么?于是满血,start again,again and again……

冲锋的号角毅然响起,坚定的信念没有动摇,在忙了近两个月之后,终于在FPGA中看到了一个让人心动的正弦波,那感觉真是平滑细腻有光泽,想不笑都难。

临危不惧,受命即出,成功即归,不矜不伐。

我们认为,采用高速串行传输方式,基于JESD204协议,是ADC采样数据传输方式的必然选择

D.3 由而立到不惑

当繁复的工作淹没了激情,最初的理想已渐行渐远,休戚与共,波澜不惊,甚至于连探索未知的勇气都没有,我不禁要问,这就是我曾经朝思梦想,为伊憔悴的科研工作,这就是我以后为之奋斗,实现价值的精神寄托?

不,绝不!

为什么会有焦虑?为什么会有不安?为什么会有不断的疑惑?为什么会不断地质询自己?因为我们还有理想,还在追寻,还要积跬步致千里,还要上九天揽月,下五洋捉鳖。

我们为什么要创新,因为职业规化需要。

已过而立之年,再三、五、十年之后,按正常的职业发展规化,40岁左右,应为单位中坚,中流砥柱,试问,凭什么?徒长的年龄?徒增的工龄?年龄再涨,也涨不过70后,精力自然也弱于了90后,在前有堵载(70后),后有追兵(90后)的现实面前,创新,唯有创新,去开拓一个新领域,研究一项新技术,占领技术制高点,尽可能高,尽可能多,才能笑傲江湖,独孤不败,那才是真正的科研工作,令人朝思梦想,为伊憔悴,为之振奋,奋斗终生。

我们为什么要创新,因为心路成长需求。

工作安排大多任务紧、强度大,有张没弛,但这仍然不能阻挡我们勇于创新的决心,在项目中要勇于攻克前辈还没有攻克的技术点,这才是技术发展的潮流。人云亦云,能有多少进步?有多大的风险就有多大的机遇,当你众里寻她千百度,找到一个突破点时,那才是燎原的星星之火。

创新,直观感觉是解决了技术难题,转化了经济效益,更深入是对知其然,亦要知其所以然的遵循,以管窥蠡测,推陈出新;是对“路漫漫其修远矣,吾将上下而求索”的坚守,以有所寄托,有所突破。

创新,对于个人,要有独立的人格,有灵魂,有独立空间,使思想自由,以充分发挥主观能动性;于单位,要给予个人相对宽松的环境,有激励,要充分信任,攻克难关非一日之攻,要集中人力/精力,一鼓作气,使技术见底,不可使之间断,反复。

创新,要趁早,不能白了头,昔往日,忆流年,悔成伤。

昔我去者,杨柳依依;今我来也,雨雪纷纷。当我们两鬓斑白业已成霜的时候,再回首,是谈笑风生一览众山小呢?还是临川慕鱼徒有感伤?

有理想的人海阔天空。试问,你还有理想吗?是每年多出的几个铜钱吗?还是心系远方,志在高翔。

D.4 思想自由

君君、臣臣、父父、子子。

语出《论语 颜渊》:齐景公问政于孔子(前551—前479),孔子对曰:“君君、臣臣、父父、子子”。

300年后,西汉,董仲舒(前179—前104),提出“大一统”概念:将自然界的和谐统一运用到思想领域,要求思想统一,汉武帝推行“罢黜百家,独尊儒术”,从此,儒家思想成为正统、权威,惶惶不可欺,横行2000多年,直至公元后的1919年,五四运动,胡适提出“打孔家店”(是打,而非打倒),对以儒家文化为代表的旧文化、旧主义进行批判,从此拉开了新文化运行的大幕。陈独秀创刊《新青年》,宣传新思想,蔡元陪提出“思想自由,兼容并包”,多种主义迎来了黄金时期,再现百家争鸣,直到抗战的全面胜利。

君君、臣臣、父父、子子。改朝换代了不止24史,而儒家文化却浸入骨髓,一枝独大了两千多年,究其原因,可能是习惯了“君权神授”,家长制,事事自上而下,一切行动听指挥,少动脑筋,大家都省事,就像安抚幼儿园的小娃娃一样,今天乖没乖,要听老师话。

80年代后,社会逐渐步入正轨,即使要讨论姓资姓社的问题,也要先吃饱饭再说,逐渐归还了原本属于个体的自由,个体积极性调动了起来。而社会总是在不经意间又进步了一点点,不知不觉间请旨研究从幕后来到了台前,就如同猴子原本四条腿爬行,无意间发现三条腿也可以走,解放了一只手出来,可摘到更多的果子,屁颠屁颠地欢欣雀跃好大一阵子,旋即又哀伤了起来:只解放了一只手,可活动到更大的范围,吃到更多的果子,可如果想吃到更多更多的果子呢?另一只手为什么也不解放了呢?

从四条腿爬行到三条腿半直立行走是积淀,从三条腿半直立到两条腿的直立行走,是自由。

既然法无禁止则当行,那不奉旨,不请旨,先干了再说,是不是也可行呢?这就是本书的来由,突然发现这个看似按部就班的社会,已经越发开明,远比我们想像的自由。

独立之精神,自由之思想。

D.5 再议八股

读书人,最不济,

背时文,烂如泥,

国家本为求才计,谁知道变成了欺人计,

三句承题,二句破题,摇头摆尾,便道是圣门高第。

流行于明清的八股文,起初只是文章的一种可选格式,由破题、承题、起讲、入题、起股、中股、后股、束股组成,后四部分均包含二股排比或对偶,其文字繁简、语句长短、声调高低要严格成文,选题也只有四书五经,观点须与圣人同,不能恣意推新,以免亵渎经典。

作为一种可选的写作套路,本无可厚非。若只是存在,选或不选均可,就像诗词曲赋一样,但当八股成了取士的唯一标准时,同样也就走向了衰亡:八股的标准过于严苛完善,丧失了改进的余地,最终迎接它的只能是废除。所以当1911的辛亥革命爆发时,清朝廷东南自保,全国观望,革命之顺利,亦超出革命党人的预期,究其原因,在于民众未必都识得“民主、民权、民生”的先进性,只是对清廷审美疲劳,想迫不及待的换一个而已。

所以八股文的命运同样如此,八股文断不可取,断不可再取。

标准的技术文章,就像邻家之女一样“增之一分则太长,减之一分则太短”,要求简洁准确,婉约大方。当年大学的线性代数,一上来就是特征值、特征向量、奇异矩阵三个定义,紧跟着三个定律。足够简洁,却还是感觉云山雾绕脚不着地,直到最后要结课了,才发现线性代数原来是对线性方程组求解,所以力求简洁准确的前提条件是要先理解,好消化。

按照这个思路,近年来出了一些看上去“风格模糊”的书,如《人类简历》,是历史却比教科书轻松;《明朝那些事儿》是纪实抑或小说还是玄幻?傻傻分不清;《数学之美》讲数学原理用的却是大白话而非公式;《盛世的疼痛》写史则具有散文的神美;甚至IT行业的专业技术书《5G通信之道》、《FPGA之道》、这个“道”是通信链路的Channel、Lane,还是老子的“道可道,非常道”?而《MFC之道》更是以“横看成岭侧成峰”开头,颠覆了我们对于专业书刊的认知,不仅仅在销量上。

既然是科技图书,我们也在力求简洁准确,并增加了一些其他的Interesting的故事、纪实、感悟等,其目的就是要让这个专业书刊,有观点、有态度、有情感。

附《时文叹》原文:

时文叹

(清)徐大椿

读书人,最不济,

背时文,烂如泥,

国家本为求才计,谁知道变成了欺人计,

三句承题,二句破题,摇头摆尾,便道是圣门高第,

可知道三通四史,是何等文章,汉祖唐宗,是哪一朝皇帝?

案头放高头讲章,店里买新科利器,

读得来肩高背低,口角唏嘘,甘蔗渣儿嚼了又嚼,有何滋味!

辜负光阴,白白昏迷一世,就教他骗得高官,也是百姓朝廷的晦气!

后记

本书全面系统地介绍了基于SOPC的嵌入式系统设计技术,内容包括Altera可编程逻辑器件硬件结构、Quartus II开发软件的使用、SOPC原理设计实例,以及基于FPGA的算法实现。   本书内容丰富,取材新颖。可作为电子类各专业本科生、研究生的教材和相关领域工程技术人员的参考书,也可作为本科EDA技术课程的后续课程教材和现代电子系统设计、电子设计竞赛、数字通信系统以及Nios II嵌入式系统高层次开发的参考书。 目录 第1章 绪论  1.1 嵌入式系统简介   1.1.1 嵌入式系统的发展简介   1.1.2 嵌入式系统的概念组成   1.1.3 嵌入式系统的特点   1.1.4 嵌入式系统的应用模式发展趋势  1.2 SOPC技术简介   1.2.1 SOPC技术的主要特点   1.2.2 SOPC技术实现方式   1.2.3 SOPC系统开发流程 第2章 Altera可编程逻辑器件简介  2.1 MAX II器件   2.1.1 成本优化的架构   2.1.2 低功耗   2.1.3 高性能   2.1.4 用户Flash存储器   2.1.5 实时系统可编程能力(ISP)   2.1.6 灵活的多电压Multivolt内核   2.1.7 JTAG翻译器   2.1.8 I/O能力  2.2 Cyclone器件   2.2.1 新型可编程架构   2.2.2 嵌入式存储资源   2.2.3 专用外部存储接口电路   2.2.4 支持的接口及协议   2.2.5 锁相环的实现   2.2.6 I/O特性   2.2.7 Nios II嵌入式处理器   2.2.8 配置方案  2.3 Cyclone II器件   2.3.1 主要特性   2.3.2 数字信号处理应用   2.3.3 专用外部存储器接口   2.3.4 嵌入式锁相环   2.3.5 单端I/O特性   2.3.6 差分I/O特性   2.3.7 自动CRC检测   2.3.8 Nios II嵌入式处理器  2.4 Stratix器件   2.4.1 高性能架构加快模块化设计   2.4.2 TriMatrix存储器   2.4.3 DSP块   2.4.4 高带宽I/O标准和高速接口   2.4.5 用于系统时钟管理的PLL   2.4.6 器件配置和远程系统升级  2.5 Stratix II器件   2.5.1 新型逻辑结构   2.5.2 高速I/O信号和接口   2.5.3 外部存储器接口   2.5.4 针对Stratix II器件优化的IP   2.5.5 设计安全性   2.5.6 TriMatrix存储器   2.5.7 数字信号处理块   2.5.8 时钟管理电路   2.5.9 片内匹配   2.5.10 远程系统升级  2.6 Stratix GX器件 第3章 Quartus II软件应用  3.1 图形用户界面设计流程  3.2 命令行设计流程  3.3 交通灯设计实例   3.3.1 设计原理   3.3.2 设计输入   3.3.3 创建工程   3.3.4 编译前设置   3.3.5 编译   3.3.6 仿真   3.3.7 应用RTL电路图观察器  3.4 引脚锁定和下载验证   3.4.1 引脚锁定   3.4.2 下载验证   3.4.3 对配置器件编程  3.5 使用嵌入式逻辑分析仪进行实时测试   3.5.1 SignalTap II逻辑分析仪使用流程   3.5.2 编译特定逻辑条件触发信号  3.6 使用在系统嵌入式存储器   3.6.1 正弦信号发生器的设计   3.6.2 定制ROM初始化数据文件   3.6.3 定制ROM元件   3.6.4 使用在系统嵌入式存储器数据编辑器  3.7 嵌入式锁相环altPLL宏功能模块调用  思考题 第4章 基于FPGA的DSP算法实现 第5章 Nios II处理器结构 第6章 Avalon总线规范 第7章 基于SOPC的Nios II处理器设计 第8章 Nios II外设及其编程 第9章 嵌入式处理器应用实例 附录A VHDL基本语法 附录B Verilog HDL基本语法
评论 3
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

杰之行

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值