![](https://img-blog.csdnimg.cn/20201014180756724.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
verilog
文章平均质量分 79
3有青年
这个作者很懒,什么都没留下…
展开
-
用verilog实现有趣的洗衣机状态转换
/洗衣机控制器的设计//A) 设计一个电子定时器,定时时间为99秒,控制洗衣机作如下运转://启动→正转 20 秒→暂停 10 秒→反转 20 秒→暂停 10 秒→定时时间未到回到“正转 20 秒→暂停 10 秒→……”,定时到则停止;//B) 若定时到,则停机发出LED全亮作为指示信号;//C) 用数码管显示洗涤的剩余时间(秒数),按倒计时方式对洗涤过程作计时显示,直到时间到,停机;洗涤过程由按下key按键开始;//用LED分别表示“正转”、“暂停”、“反转”三个状态。学习过程中的小项目,拿到原创 2020-12-17 16:09:51 · 3250 阅读 · 43 评论 -
fpga领域--uart异步串行通信--uart接收模块---顶层调用模块3
接上两个博文中uart串行通信 接收模块和数码管显示模块,下边调用两个模块https://blog.csdn.net/hdzjwell/article/details/110880094 数码管显示https://blog.csdn.net/hdzjwell/article/details/110879852 uart接收模块`define NONE 0`define ODD 1`defin原创 2020-12-08 19:40:38 · 302 阅读 · 0 评论 -
fpga领域--uart异步串行通信--uart接收模块--数码管显示2
数码管显示写起来非常简单并且可以被顶层调用,下边附代码。module seventobe (input wire clk,input wire rst,input wire[23:0] number,output reg [7:0] seg, //数码管段选output reg [5:0] sel //数码管片选);reg [25:0] cnt=0;localparam T=50_000;原创 2020-12-08 19:31:12 · 793 阅读 · 0 评论 -
fpga领域--uart异步串行通信--uart接收模块1
uart rx 接收模块第一部分 接收模块第二部分 数码管显示第三部分 顶层调用//uart 接收模块// 宏定义 校验位`define NONE 0`define ODD 1`define EVEN 2`define SPACE 3`define MARK 4原创 2020-12-08 19:20:52 · 303 阅读 · 0 评论