fpga领域--uart异步串行通信--uart接收模块---顶层调用模块3

最新推荐文章于 2025-01-10 19:48:49 发布

原创最新推荐文章于 2025-01-10 19:48:49 发布 · 377 阅读

3 ·

CC 4.0 BY-SA版权

FPGA 同时被 3 个专栏收录

12 篇文章

订阅专栏

verilog

4 篇文章

订阅专栏

通信

3 篇文章

订阅专栏

本文介绍了如何在uart串行通信接收模块和数码管显示模块的基础上进行顶层模块的调用，通过实际应用展示了如何通过串口软件传输数据并实时显示在数码管上，适合交流学习串行通信与硬件交互的实战技巧。

接上两个博文中uart串行通信接收模块和数码管显示模块，下边调用两个模块
https://blog.csdn.net/hdzjwell/article/details/110880094 数码管显示
https://blog.csdn.net/hdzjwell/article/details/110879852 uart接收模块

`define     NONE           				    0
`define     ODD             				1
`define     EVEN            				2
`define     SPACE         				    3
`define     MARK          				    4

`define      STOP_ONE              0
`define      STOP_ONEHALF          1
`define       STOP_TWO             2



module      uart_rx2_top(
input     wire                clk,
input     wire                 rst,
input       wire               rx,
output    wire  [7:0]    seg,
output    wire [5:0]     sel

);

wire           err;
wire           done;
wire         [7:0] data;
second   inst_second (

.clk            (clk         ) ,
.rst            ( rst         ),
.number     ({7'b000_0000,done,7'b000_0000,err,data}      ) , //位拼接，显示接收完成、报错和数                                       据显示
.seg            ( seg        ),
.sel              (sel        ) 
  
);



uart_rx2   #(
.CLK             (50_000_000 ) ,
.BAUD            (9600       ) ,
.DATABITS        ( 8         ) ,
.PARITY          (`NONE      ) ,
.STOPBITS        (`STOP_ONE  ) 
) 

 inst_uart_rx2 (
.clk                                       (clk ),
.rst                                       (rst ),
.rx                                        (rx  ),
.done                                      (done),
.err                                       (err ),
.data                                      (data) 
);

endmodule

顶层模块调用完成，可以通过串口软件实现想要的数据。

                                      **欢迎大家交流学习**