![](https://img-blog.csdnimg.cn/20201014180756913.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
课程作业
天使之猜
学习,学习,学习!!!!
展开
-
用vivado进行FPGA时序仿真练习
一.任务目标设计一个能求出一个32bit字中两个相邻0之间最大间隙的电路。给出HDL设计及testbench描述,综合后的时序仿真结果及分析说明。二.设计代码module homework(gap,clk,clr,data);input clk,clr;input [31:0]data;output [4:0]gap;reg [4:0] gap;reg [4:0] cnt_k;...原创 2019-04-19 12:33:12 · 11606 阅读 · 0 评论 -
在vivado上用verilog实现冒泡排序算法
一.要求设计验证冒泡排序算法。给出设计程序、测试程序、时序仿真结果及分析说明。二.冒泡排序原理冒牌排序是将一个数组,按照从小到大进行排列。如下图所示:假设初始数组元素排列为【8、7、6、5、4、3、2、1】。经过一次比较排序后为:经过一轮排序后为:再经过一轮过后为:如此,经过几轮过后,就变为:这就是冒泡排序的流程。三.设计代码module homework3(cl...原创 2019-04-28 23:45:40 · 9061 阅读 · 2 评论