FPGA试题练习--------建立时间和保持时间试题分析

一、目标
目前课本和网上给的建立、保持时间分析总是给出模板公式，理解起来总觉得干涩、抽象，所以个人进行了一些总结，试图以更直观、易懂的方式进行分析。
二、理论
①建立时间：是指在触发器的时钟上升沿到来之前，数据稳定不变的时间。
②保持时间：是指在触发器的时钟上身沿到来之后，数据稳定不变的时间。
③建立松弛 = 数据所要求的建立时间 - 数据到达时间
④保持松弛 = 撒除数据的时间 - 数据所要求的保持时间
对于建立时间分析，常见的分析图如下所示。

分析建立时间设计到两个时钟上升沿，第一个时钟上升沿触发器1产生数据，第二个时钟上升沿获取上一个触发器产生的数据，即数据到达REG2–D和时钟到达REG2–CLK需要具备一定的时间差。因此，可以如下图所示分析，从图中可以很直观的得出建立松弛公式。

对于保持时间，主要考虑在REG2–D的数据撤除时间，如下图分析所示：

可见，当前时钟下的数据撤出时间即为下一个时钟下数据的到达时间，所以可以根据图中所表示的那样&#