ISE warning 底层block被优化删除

最新推荐文章于 2021-03-26 14:53:19 发布
最新推荐文章于 2021-03-26 14:53:19 发布
阅读量1.1k 收藏
点赞数 1
文章标签： 优化 module 工作
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/herejing/article/details/6621625
版权

GEZEL生成vhdl, 产生warning, 底层block被删除，只剩top-module输入输出pin工作。


原因，topmodule只有CLK,RTS和一个LED，没有 pin 和底层的module接。由于topmodule的信号和底层module接产生问题。


解决办法：增加top-module的一个port, 和底层信号的一个输出相接。



检查办法之一：在design summary中检查Number of occupied Slices

herejing
关注
  • 1
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
Xilinx ISE系列教程（5）：查看模块级资源占用率和综合报告
whik1194的博客
08-22 5109
Xilinx ISE FPGA开发环境提供了完整的综合报告查看，包括总的资源占用率、子模块级资源占用率、时序报告、时钟报告、管脚约束等等。ISE默认是不生成子模块资源占用报告的，如果点击。可以查看一些不满足建立时间、保持时间要求的信号。，可以查看设计中的时钟扇出、偏移和延时情况。可以查看管脚约束，应该是和UCF中保持一致。就可以查看详细的子模块资源占用报告了。需要我们手动设置一下，才能查看。可以查看每个端口的方向和电平标准。，可以查看总的资源占用情况。等待综合完成后，再点击。
Xilinx ISE:关于related logic和unrelated logic的问题
highball的专栏
11-24 4800
<br /> ISE综合布线生成的最终报告(Design Summary)或者MAP Report中：<br /> Logic Distribution:<br />   Number of occupied Slices:        1,341 out of   9,280   14%<br />   Number of Slices containing only related logic:   1,341 out of   1,341  100%<br />   Number of S
Spartan6上软核系统自定义外设调用AXI Stream FFT经验
weixin_34194702的博客
12-06 837
这几天希望能在Spartan系列新品xc6slx16csg324-2运行带有FFT的软核处理系统，基本系统早就搭建好了。需要做的就是建立一个封装有Xilinx提供的FFT IP的自定义外设。由于Xilinx提供的FFT模块直接是用AXI Stream的接口。   在XPS下，Create or Import a Peripherel，选择使用AXI Stream的接口，而非以前常用的AXI4-l...
如何防止ISE综合时信号不被优化掉
热门推荐
weiweiliulu的专栏
01-16 1万+
如何防止ISE综合时你想抓取的信号不被优化掉： 1.右键synthesis，在综合选项里将keep  hierarchy选择YES ，或者选择soft（在综合时保持层次，在实现时有利用ISE软件自动进行优化），这样有利于你从模块中找到你想抓取的信号和信号名不被更改。 2.在Constraints Guide中，有防止信号被优化掉的说明。具体在X:\Xilinx\
防止ISE优化信号
herejing的专栏
07-20 6171
综合是将我们的设计转化为FPGA可以读懂的配置文件的第一个步骤。本文努力从0基础开始向大家说明综合的基本知识和高级技巧。话说所有的功能都有它应用的环境。在了解某个按钮选项有某个功能的时候，我们更应该了解应该在什么时候什么情况使用它。所以我以这种问答的形式，向大家展示综合过程中可能
使用ISE设计工具优化FPGA的功耗
01-19
本文说明如何应用计算机辅助设计(CAD)技术，如Xilinx ISE(集成软件环境)9.2i版本软件使功能有效降低。　CMOS电路中的功耗由静态(漏电)功耗和动态功耗两部分组成。动态功耗是由电路信号 上的瞬变所致，由下式决定：
优化FPGA的功耗：ISE设计工具
10-22
在电子设计领域，FPGA（Field-Programmable Gate Array）因其灵活性和高效能而被广泛应用。Xilinx作为FPGA的主要供应商，提供了多种工具来帮助设计师优化设计，其中包括用于降低功耗的ISE（Integrated Software ...
ISE中常见WARNING和ERROR及其解决方法
07-23
verilog硬件描述语言ISE中常见WARNING和ERROR及其解决方法
EDA/PLD中的使用ISE设计工具优化FPGA的功耗
11-26
《使用ISE设计工具优化FPGA功耗：EDA/PLD中的关键策略》 自Xilinx公司在二十多年前推出FPGA（Field Programmable Gate Array）以来，FPGA因其高速度和高效率，逐步成为数字电路设计的首选平台。然而，随着电子设备...
ISE和quartus中防止观察信号被优化掉简单方法
青春易逝，愿不负昭华，期待梦与远方
04-15 2204
在ISE工程的Verilog文件文件中，在需要保持的观察信号前面，添加（*KEEP="TRUR"*）。如下所示： 在quartus工程的Verilog文件中，在需要保持的观察信号前面，添加（*KEEP*）。如下所示： >>点击这里返回导航页<< ...
ISE14.7常见警告及处理方法
01-20
Xst:2677 – Node of sequential type is unconnected in block . 检查信号是否进行了声明，如果未声明，默认信号位宽为1bit。 WARNING:Xst:1290 – Hierarchical block is unconnected in block . It will be removed from the design. 查看RTL视图，检查模块连线情况，根据实际情况，将被优化的线路使用指令防止被优化即可。 WARNING:Xst:1710 – FF/Latch (without init value) has a consta
ISE 综合面积报告分析
liu33853的专栏
08-30 4933
原文URL： http://blog.sina.com.cn/s/blog_8383808c0100ywmw.html Ref: http://www.baisi.net/viewthread.php?tid=307745
Microsemi Libero使用技巧6——FPGA全局网络的设置
whik1194的博客
11-30 5737
文章目录前言问题描述问题分析FPGA全局布线资源简介Microsemi FPGA的全局布线资源全局网络改为普通输入普通输入上全局网络总结推荐阅读 前言 刚开始做Microsemi FPGA+SoC开发时，会用到几个ARM专用的IP Core，功能一复杂起来，就会遇到某些信号如rst_n不能分配到指定的引脚上的情况，IO类型为CLKBUF，并不是普通的INBUF，而且，这些引脚既不是MSS_FIO...
leetcode-191- Number of 1 Bits
Kang_TJU的博客
01-13 373
问题题目：[leetcode-191]思路比较简单，移位操作。代码class Solution { public: int hammingWeight(uint32_t n) { int ans = 0; while( n ){ if( n&1 ) ++ans; n >>= 1; }
能综合和仿真但是不能生成bit流文件的解决方法
坚持
01-16 9543
生成流文件时老是报错： 错误信息： [Drc 23-20] Rule violation (LUTLP-1) Combinatorial Loop - 1 LUT cells form a combinatorial loop. This can create a race condition. Timing analysis may not be accurate. The prefer
加法器的verilog实现（串行进位、并联、超前进位、流水线）
weixin_34224941的博客
06-08 1820
  总结：从下面的Timing summary来看，流水线的频率最高、并行加法器次之，串行进位加法器再次，超前进位加法器最慢。按理论，超前进位加法器应该比串行进位加法器快，此处为何出现这种情况，原因未知。并行加法器因为使用加法符号实现的，从RTL图上也可以看到，具体是用加法器实现的，这个加法器是经过优化的，因此速度比较快。流水线因为减小了组合逻辑的延时，因此可以达到较高的运行频率（注意运行速度与...
Microsemi Libero系列教程（六）——Identify片上逻辑分析仪的使用
whik1194的博客
07-01 8987
文章目录FPGA如何进行在线调试关于Microsemi片上逻辑分析仪FPGA片上逻辑分析仪原理预期效果0.准备一个创建好的Libero工程1.新建identify工程，并添加想要监测的信号2.管脚分配，编译下载3.设置触发类型4.IICE逻辑分析仪核资源占用 系列教程：Microsemi Libero系列教程 FPGA如何进行在线调试 对于嵌入式系统来说，如单片机，进行硬件级程序调试时，通常采用的是JLink/ST-Link调试器，在线调试的方式来获取程序实时运行的状态，可以观察程序运行流程、各种变量的值
Xilinx FPGA中vivado软件的资源利用率中Slice、Slice LUT、Slice Registers、LUT as Logic以及LUT as Memory之间关系
pioneerzdn的博客
03-26 1万+
本文主要对vivado软件的资源利用报告中各个资源（Slice、Slice LUT、Slice Registers、LUT as Logic以及LUT as Memory等等）之间的关系进行讲解。 需要了解的基础知识 7 Series FPGA 主要资源为： CLB、DSP、Block RAM、CMTs、GT以及XADC等等。 其中CLB为可配置逻辑块（Configurable Logic Blocks）,如下图所示，一个CLB由2个Slice组成，Slice分为SLICEM和SLICEL，一个CLB里最多
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值