ISE warning 底层block被优化删除

GEZEL生成vhdl, 产生warning, 底层block被删除,只剩top-module输入输出pin工作。


原因,topmodule只有CLK,RTS和一个LED,没有 pin 和底层的module接。由于topmodule的信号和底层module接产生问题。


解决办法:增加top-module的一个port, 和底层信号的一个输出相接。



检查办法之一:在design summary中检查Number of occupied Slices

  • 1
    点赞
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值