基于RIFFA的PCIE

PCIE 的协议看了好久,都没看懂。现在还是不懂,但是有了riffa ,也不影响使用。 riffa 可以先从下面这个博客开始了解 https://blog.csdn.net/vacajk/article/details/79073125 riffa分两部分,一部分是PC 端,PC 上带r...

2019-06-25 11:53:31

阅读数 5

评论数 0

AURORA 8B/10B IP 核详解

Aurora 基础知识没有了解,只是用了一下IP核。废话不说,直接上IP核 选择 核在共享逻辑和核不在共享逻辑 Aurora 有两个复位信号,复位有先后顺序,这一点在手册中有说。如果复位不对,Aurora工作不正常。还有就是这个复位的时间要拉长,否则会导致Aurora工作中间链...

2019-06-18 18:07:17

阅读数 23

评论数 0

vivado 时序约束

XDC的基本语法可以分为时钟约束、IO约束以及时序例外约束,对一个设计进行约束的先后顺序也可以按照这三类约束依次进行。 时钟约束 时钟约束必须最早创建,端口进来的主时钟以及GT的输出RXCLK/TXCLK都必须由用户使用create_clock自主创建。如果是差分输入的时钟,可以仅在差分对...

2019-06-17 13:51:46

阅读数 21

评论数 0

fifo IP 核使用常见问题汇总

fifo 做为FPGA常用的一个模块,每次用的时候都是丢三落四,不是忘这里就是忘哪里。现在记录下来。 1--- 关于FIFO 的复位,是高复位。懒得用复位信号的时候,就是把复位信号一直拉低。后来仿真发现,这样fifo是不工作的,因 为仿真时候观察写入和读出数据计数都是0。 还有一点...

2019-06-10 11:46:17

阅读数 14

评论数 0

vivao implemment 的时候时序有报错怎么办

首先,在这里整体看一下,都有哪些时序错误,能在代码中处理的就在代码中处理了。 一路选下来,可以看到具体是哪个地方的时序错了。基本上都是跨时钟域操作。可以看到是哪个变量,从哪到哪的时钟有问题。最好是先在代码中更改错误。如果代码中更改了以后,还是不行,请继续下面操作: 看到OK 点,知道进...

2019-06-06 11:20:11

阅读数 10

评论数 0

DDR3学习之一 好用的学习资料

https://blog.csdn.net/u012923751/article/details/83241169 理解DDR https://wenku.baidu.com/view/ac32c8bcf705cc1754270923.html Xilinx平台DDR3设计教程之仿真 htt...

2019-06-05 11:58:01

阅读数 15

评论数 0

vivado学习之PS与PL通信

刚开始学习PS与PL通信的时候,总是理解的不透彻,只能跟书上或者网上的教程学习,但是也只是照猫画虎。直到看了这篇博文: http://xilinx.eetop.cn/viewnews-2547  这个说的很好,主要讲PL   和PS之间的通信,但是中间写了很多为什么要这么做。在网上找的很多其他资...

2017-12-08 14:47:54

阅读数 7842

评论数 0

状态机 Verilog

http://bbs.elecfans.com/jishu_220000_1_1.html 一个例子,讲述了1段式   2段式  3段式状态机的不同写法。 总结三段式状态机

2017-08-14 17:51:46

阅读数 579

评论数 0

matlab 写文件去掉科学计数法

fid = fopen('binbin_q.txt','w'); fprintf (fid,'%0.6f,\r',Q); fclose (fid);

2017-07-31 13:44:38

阅读数 3834

评论数 0

各种随机数

0-1之间的随机数 产生随机的正数 和负数, ----------------------------------------------------------------------------------------------------------...

2017-07-31 13:39:59

阅读数 202

评论数 0

MATLAB画图,图上有每个线的意义

x=0:pi/10:2*pi; y1=sin(x); y2=0.6*sin(x); y3=0.3*sin(x); plot(x,y1,x,y2,'-o',x,y3,'-*') legend('曲线1','曲线2','曲线3')

2017-07-31 13:36:26

阅读数 2912

评论数 0

MATLAB转C

1、先写好一个 函数调用。点击应用程序----MATLAB coder 打开一个对话框,确定C语言代码的工程名。 2、添加函数文件 3、添加文件后,单击变量,选择变量类型和矩阵大小。注意,如果选择的不是double型的数据类型,MATLAB在调用C语言...

2017-07-31 11:36:00

阅读数 440

评论数 0

pi/4 DQPSK调制

对,就是这么简单!!! 相位增量为pi/4,3pi/4,-pi/4,-3pi/4。上面的代码和这个一一对应。比如,相位增量为8,代入则为 8/64*2*pi= pi/4;这里只是为了量化,把映射值变的大一点。

2017-07-31 11:13:47

阅读数 1326

评论数 1

viterbit 算法

https://www.zhihu.com/question/20136144 http://www.doc88.com/p-5436827857500.html

2017-07-31 10:48:44

阅读数 165

评论数 0

成形滤波器和匹配滤波器

为了消除码间串扰,根据奈奎斯特第一准则,分析用平方根升余弦滚降滤波器来想实现无码间干扰。 以下摘自通信原理--樊昌信--P151 该理想滤波器,物理不可实现,还需要寻找另外的设计----- 为了解决理想低通特性存在的问题,可以使理想低通滤波特性的边沿缓慢下降,这成为"...

2017-07-31 10:36:15

阅读数 4874

评论数 3

MATLAB与FPGA设计滤波器2-2

用matlab的fdatool设计滤波器,导出参数,然后在FPGA中设计滤波器的方法。 低通滤波器设计比较简单。这里主要讲设计插值滤波器的方法。插值滤波器的思路是先插值,后滤波;抽取滤波器是先滤波再抽取。插值又分为插0值和非0值,两者的差别就是频谱的谐波分量不同。如下图 figure2...

2017-07-31 10:14:00

阅读数 913

评论数 0

MATLAB与FPGA设计滤波器2-1

用matlab的fdatool设计滤波器,导出参数,然后在FPGA中设计滤波器的方法。 1、设计fir插值滤波 2、设计半带滤波器 3、CIC滤波器 4、频谱相关 111111111111111111111111111111111111111111111111111 1、设计fir插值...

2017-07-31 10:00:44

阅读数 3327

评论数 1

连续相位调制CPM调制

MSK信号是一种相位连续、包络恒定并且占用带宽最小的二进制正交2FSK信号。 连续相位调制 http://www.doc88.com/p-51966792119.html http://www.embedded.com/print/4142719 CPM调制的模型为: ...

2017-07-28 18:03:11

阅读数 3635

评论数 0

FARROW 滤波器

采样速率转换(SRC)在通信中非常普遍。一般有两种方法:一种是通过D/A重构信号,再采样,从而实现采样速率的转换;另一种是利用数字滤波器直接进行采样转换。数字滤波器有CIC,多相,FARROW。。。这里主要讲FARROW滤波器。 在一个采样间隔T内,FARROW滤波器结构的系数不变,可变的是分数...

2017-07-28 17:42:31

阅读数 2773

评论数 0

matlab 正弦波

f1=100;%信号频率Hz fs1=2000;%采样频率 N=20;%采样点数 t1=(0:N-1)/fs1;%采样时间s,fs的值越大,出来的波形失真越小 x1=sin(2*pi*f1*t1);%信号采样值 plot(t1,x1,'*'); axis([0 0.02 -1.5 1....

2017-07-28 17:40:20

阅读数 3282

评论数 0

提示
确定要删除当前文章?
取消 删除
关闭
关闭