本文讲述了在产品EMC实验中，由于MCU退耦电容放置位置不当引发的问题。手册建议退耦电容应尽可能靠近MCU，但实际设计中忽略了这一规定，导致电流法测试出现尖峰。通过尝试不同滤波方案并调整电容位置，最终成功降低尖峰并提高EMC性能，强调了退耦电容对MCU稳定工作和噪声滤波的重要性。
去年第一次跟着师父去做产品的EMC实验的时候，颇有收获在此整理分享给大家。
以前在学生时代的时候对于MCU退耦电容的作用理解的并不是很透彻，导致不是很关心退耦电容的放置位置，退耦电容在芯片的手册中是如下声明的：
手册上说明： Each power supply pair (VDD/VSS, VDDA/VSSA etc.) must be decoupled with filtering ceramic capacitors as shown above. These capacitors must be placed as close as possible to, or below, the appropriate pins on the underside of the PCB to ensure the good functionality of the device.
意思是为了给MCU提供更好的工作环境，退耦电容必须尽可能靠近MCU。而当时设计的PCBA因布板区域等限制，忽略了此规定，退耦电容放置的离MCU供电引脚相对较远。导致在做CE02 电流法时在 32M，64M，96M产生了尖峰下图所示，楼主用的MCU是8M的主频很明显这是晶振的倍频：
最低0.47元/天 解锁文章
扫一扫
2976
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
