依稀记得自己大二的时候第一次做多个电路板连接的系统时,每个模块分开测试都没问题,阻抗匹配也做好了,但连接起来就出问题,一直无法解决。后面去咨询了尹老师,才知道是电路之间通过电源互相影响导致的结果。

因为我们所做的是数模混合电路,数字信号就相当于干扰源,而我们另一端的模拟信号是非常脆弱的,它是被干扰者。用万用表和示波器测试电源的时候就发现,电源并不“干净”,混入了一些尖脉冲,可能的我的布局不合理的原因。这个时候我们就需要一个旁路电容把这些外来者请到GND去。旁路就是给高频噪声提供低阻抗的通道,让高频噪声往这个电容上走,然后流向GND。
一般来说,电源和GND之间,芯片的电源端和GND之间,都需要退耦和旁路电容以保证电路工作正常。
那为什么电路需要退耦电容呢?
退耦,就是指很多个芯片一起共用一个电源的时候,在每个芯片的电源端和地端都接上一个电容,该电容可以防止芯片内部进行开关动作或输出发生变化时,需要瞬时从电源线上抽取较大电流,该瞬时的大电流可能导致电源线上电压的降低,从而引起对自身和其他器件的干扰。为了减少这种干扰,需要在芯片附近设置一个储电的“小水池”以提供这种瞬时的大电流能力。简单的说,前级电路如果在某一瞬间突然需要从电源中抽取很大的电流,我这一级的芯片供电不会受到影响,这就是退耦。退耦电容应该直接连接在集成电路的电源管腿上。退耦电容能够有效的消除电路网络之间的寄生耦合,从而得名(我说的)。
那么容值如何选取呢?退耦电容的容值选取要看前后电路网络工作电压之差有多大,压差越大,退耦电容就要越大。退耦滤波电容的取值通常为 47~200 μF。
而关于旁路电容,它的原理就是滤波,我们一般选取大并小的方式(大电容再并联一个小电容)这是因为大电容体积过大,其中电感量也会增加,在高频时效果不理想,所以需要一个小电容补足。
以下是选取方式
电源输入端跨接一个 10~
100uF
的电解电容器,如果印制电路板 的位置允许,采用 100uF 以上的电解电容器的抗干扰效果会更好。
● 为每个集成电路芯片配置一个 0.01uF 的陶瓷电容器。 如遇到印制
电路板空间小而装不下时, 可每
4
~
10
个芯片配置一个 1~
10uF
钽电 解电容器, 这种器件的频阻抗特别小, 在 500kHz
~
20MHz
范围内阻 抗小于 1
Ω,而且漏电流很小(
0.5uA 以下)。
● 对于噪声能力弱、 关断时电流变化大的器件和 ROM、
RAM
等存储型 器件, 应在芯片的电源(Vcc
)和地线 (
GND
)间直接接入去耦电容。
● 去耦电容的引线不能过长,特别是高频旁路电容不能带引线。
● 在印制板中有接触器、继电器、按钮等元件时.操作它们时均会 产生较大火花放电, 必须 RC
电路来吸收放电电流。 一般
R
取
1 ~ 2K
, C取
2.2 ~ 47UF
。
●
CMOS
的输入阻抗很高,且易受感应,因此在使用时对不用端要接地或接正电源。
● 设计时应确定使用高频低频中频三种去耦电容,中频与低频去耦电容可根据器件与PCB功耗决定
,
可分别选
47-1000uF
和
470-3300uF
; 高频电容计算为 : C=P/V*V*F
。
● 每个集成电路一个去耦电容。每个电解电容边上都要加一个小的高频旁路电容。
● 用大容量的钽电容或聚酷电容而不用电解电容作电路充放电储能 电容。使用管状电时,外壳要接地。
配置电容的经验值
好的高频去耦电容可以去除高到 1GHZ的高频成份。陶瓷片电容或多 层陶瓷电容的高频特性较好。 设计印刷线路板时, 每个集成电路的电 4源,地之间都要加一个去耦电容。去耦电容有两个作用:一方面是本 集成电路的蓄能电容, 提供和吸收该集成电路开门关门瞬间的充放电 能;另一方面旁路掉该器件的高频噪声。 数字电路中典型的去耦电容 为 0.1uf 的去耦电容有
5nH
分布电感,它的并行共振频率大约在 7MHz 左右,也就是说对于 10MHz以下的噪声有较好的去耦作用,对 40MHz 以上的噪声几乎不起作用。 1uf ,
10uf
电容,并行共振频率在 20MHz以上,去除高频率噪声的效 果要好一些。在电源进入印刷板的地方和一个 1uf 或
10uf
的去高频 电容往往是有利的,即使是用电池供电的系统也需要这种电容。 每 10
片左右的集成电路要加一片充放电电容,或称为蓄放电容,电 容大小可选 10uf
。最好不用电解电容,电解电容是两层溥膜卷起来 的,这种卷起来的结构在高频时表现为电感, 最好使用胆电容或聚碳 酸酝电容。 去耦电容值的选取并不严格, 可按 C=1/f
计算;即
10MHz 取 0.1uf
。