MSI (Message Signaled Interrupts)

最新推荐文章于 2024-07-28 16:08:50 发布
最新推荐文章于 2024-07-28 16:08:50 发布
阅读量1.4w 收藏 18
点赞数
分类专栏： BIOS Internals 文章标签： function express extension header list 64bit
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/hgf1011/article/details/5982354
版权
MSI（Message Signaled Interrupts）是一种解决中断资源问题的技术，通过向Host发送消息来产生IRQ请求。相比传统Interrupt Pin方式，MSI具有优势但也存在延迟问题。本文介绍了MSI的使用，包括新功能类型、注册格式和触发机制。
摘要由CSDN通过智能技术生成

MSI (Message Signaled Interrupts)

1.  Introduction

 

之前有提到因功能需求的增加，越来越多的PCI/PCIE设备被加入进来，导致中断资源的缺失。后来就出现了IRQ Routing 以及MSI等技术手段用于解决这些问题。看上去MSI较通常使用Interrupt Pin的方式比较起来似乎有优势，MSI是通过向Host发MSG的方式产生IRQ request，再送达Host/PCI Bridge之前它和普通的Memory Write并没有什么区别，Host收到以后再将该Memory Write转化成Interrupt送抵各个CPU，传统使用Interrupt Pin的方式通常需要专门的Interrupt Trace而且还要和其它的PCI device分享PIC/APIC Interrupt Controller等。当然MSI也不是没有缺点，它有一个比较严重的问题就是没法保证Interrupt Latency，因为它的产生方式和Memory Write一样，所以MSG

最低0.47元/天 解锁文章
hgf1011
关注
专栏目录
Storport MSI (Message Signaled Interrupts)
jtujtujtu的专栏
01-13 2508
最近在学习storport miniport Driver，在看到interrupt时，发现有两种方式，一种是通过HW_INITIALIZATION_DATA (Storport)中的HwInterrupt函数来响应，支持line-based interrupts和message-based interrupts；另外一种是通过PORT_CONFIGURATION_INFORMATION (Sto
MSI和MSI-X中断机制.docx
06-30
MSI和MSI-X中断机制.docx
MSI中断原理（二）
T76230169的专栏
05-05 2950
1、MSI中断 MSI中断本质上是一个memory write，memory write的地址就是设备配置空间的MSI address寄存器的值，memory write的数据就是设备配置空间的MSI data寄存器的值。 Message address寄存器和message data寄存器是调用pci_enable_msi时，系统软件填入的。 也就是说，一个设备想产生一个MSI中断的话，只需要使用配置空间的message address寄存器和message data寄存器发起一个memor...
MSI和MSIX中断详解以及驱动分析
最新发布
wonder_1314的博客
07-28 1358
当前数据中心服务器，内存，显卡，网卡等设备均通过PCIe总线与CPU相连，而PCIe设备使用的最多的就是MSI和MSI-X中断。MSI中断是通过在内存写入信息来触发的一种消息中断类型，其中内存地址由硬件设备和系统协商决定。而MSI-X中断是在MSI中断的基础上扩展的一种消息类型，主要目的是解决MSI中断存在的一些限制。两者区别如下类型MSIMSI-X中断数322048中断号必须连续可以任意分配中断信息存放于capbility寄存器MSIX-table,存放BAR空间。
MSI(Message Signaled Interrupt)
ARM-Linux
03-10 1859
MSI是什么？ MSI(Message Signaled Interrupts)是一种中断方式, 依靠设备将一小段中断描述数据写入特定地址 【注一】来通知CPU中断的产生。 MSI从PCI 2.2开始支持, 在PCI 3.0中得到扩展. 支持更多中断以及拥有独立配置各个中断能力的MSI-X则从PCI 3.0开始被支持. 注一：这里写入数据，并不是device可以直接向cpu发送数据作为中断的一部分。 而是写到MMIO（memory mapped IO)地址的数据是给chipset的，chi...
MSI(Message Signaled Interrupt)/MSI-X
木马屠城
06-03 9277
MSI(Message Signaled Interrupt)是PCI2.2提出的新的中断处理形式，即，有中断产生时在系统特定内存地址写入中断数据已通知CPU一个中断。该种方式脱离了中断引脚（PIN）带来的数目限制，并且延迟小、效率高。MSI的扩展MSI-X在3.0里定义，相较MSI，MSI-X支持更多的消息数量（2048）以及独立的消息地址。MSI支持32个消息，一个MSI地址。 PC
MSI(message signaled interrupt)
sinat_16790541的专栏
12-23 4932
MSI是什么？   MSI(Message Signaled Interrupts)是一种中断方式, 依靠设备将一小段中断描述数据写入特定地址【注一】来通知CPU中断的产生。   MSI从PCI 2.2开始支持, 在PCI 3.0中得到扩展. 支持更多中断以及拥有独立配置各个中断能力的MSI-X则从PCI 3.0开始被支持. MSI的优点：   1. 相对于基于引
msi-x_ecn.pdf
04-24
PCI Local Bus Specification Revision 2.3中的MSI-X扩展规范是对PCI标准中MSI（Message Signaled Interrupts）的一种改进，它在2003年6月10日的PCI Engineering Change Notice (ECN) 中被提出，并计划集成到后来的...
MSI-X中断向message_address写入message_data的作用是什么
07-13
MSI-X（Multiple Message Signaled Interrupts-X）是一种通过消息传递方式处理中断的机制。在MSI-X中，设备可以向处理器发送中断消息，而不是传统的中断信号。message_address和message_data是用于向处理器发送中断...
MSI MSIX
luopandeng的专栏
03-05 478
Message Address：存放MSI存储器写事务的目的地址，中断到来的时候，PCIE会向这个地址写message data数据。Msi-x table offset : 0-2bit表示table在第几个bar, 3-31表示在bar上的偏移量。0-7 是中断向量编号， 如果是MSI,则中断向量号连续,msi-x则不要求连续。1-3: 支持的中断数量，0b000=支持一个中断 0b001=支持4个中断。X86系统下，message address对应的LAPIC的地址。4-6: 使能的中断数量。
MSI中断中的多消息
weixin_41230430的博客
07-25 230
在PCI Express（PCIe）规范中，多消息（Multiple Message）是指PCIe设备支持同时使用多个消息传递中断（Message Signaled Interrupt，MSI）或扩展消息传递中断（MSI-X）。：MSI-X允许设备维护一个中断消息表，其中包含多个消息地址和数据，通过配置MSI-X表项，设备可以向不同的处理器或核心发送不同的中断消息。：通过多消息，系统可以将不同类型或优先级的中断消息分配到不同的处理器核心或处理线程上，从而提高系统的并行处理能力。
PCIe学习笔记之MSI/MSI-x中断及代码分析
热门推荐
Hober
06-27 3万+
MSI/MSI-x中断
PCIe TPH (TLP Processing Hints) 介绍
MangoPapa
10-02 1万+
✨1. TPH 基本介绍   TLP Processing Hints，直译过来是事务处理提示，英文简写为TPH。TPH最初由PCIe 2.1引入，是请求事务TLP头标中的一个可选配的特性，适用于存储器读、存储器写及原子操作事务。TPH携带有请求者对完成者目标存储空间数据的使用信息，通知完成者即将访问数据的特性，完成者可以根据TPH合理地安排数据缓存及管理数据，从而降低PCIe设备的访问时延、降低系统带宽压力、提高cache的利用率、降低能耗。   在发送带有TPH的TLP时，用到了TLP头标中的TH、..
Intel SDM Chapter 10: APIC
RToax
09-06 1796
原文：https://tcbbd.moe/ref-and-spec/intel-sdm/sdm-basic-ch10/ 目录 Overview Basics Registers Handling Local Interrupts Local Vector Table (LVT) Error Handling APIC Timer Issuing IPIs Interrupt Command Register (ICR) Determining IPI Destination Phys
windriver msi中断使能方式
u010853380的博客
09-25 2581
1、windriver生成目标设备的inf文件 2、编辑inf文件，添加以下内容 [Install.NT.HW] AddReg=UpDateRegistryMSI [UpDateRegistryMSI] HKR,"Interrupt Management",0x00000010 HKR,"Interrupt Management\MessageSignaledInterruptPr
1.3 PCI&PCIE MSI中断
pwl999的博客
10-11 9953
1、什么是MSI？(Message Signaled Interrupts)用简单的一句话就可以说明msi的原理：cpu有一段特殊的寄存器空间，往这个寄存器里面写数据，就会触发cpu的中断。pci设备经过配置以后，一旦需要上报中断就会往cpu这种寄存器里面写一个值，触发cpu的中断。2、PCI/PCIE Device侧关于MSI的配置：关于MSI特性，PCI提供了一组Capability Struc
评论 4
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值