AD7616无法正确配置采样范围寄存器

最新推荐文章于 2024-07-22 08:31:28 发布
最新推荐文章于 2024-07-22 08:31:28 发布
阅读量204 收藏
点赞数 2
分类专栏： ad fpga 文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/hhaoanpai/article/details/139837262
版权
ad 同时被 2 个专栏收录
1 篇文章 0 订阅
订阅专栏
fpga
1 篇文章 0 订阅
订阅专栏

        ad7616配置采样范围寄存器时，回读采样范围寄存器时如果出现和写入值不一致。

       各人猜测是操作reset完全复位后的ad7616配置就绪时，启动采样导致ad7616进入默认状态并锁定.

       正确的操作方法是完全复位ad7616。reset拉低超过1.2us后reset拉高结束复位并延迟至少15ms再进行寄存器操作和采样。配置就会正常。

以下是ad7616手册中相关描述

咕噜咕噜轱轮吨吨吨
关注
  • 2
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
AD9361寄存器配置软件及官方寄存器文档
08-10
AD9361寄存器配置软件及官方全寄存器文档
ad9361寄存器配置资料
01-28
AD9361是一款高性能、高集成度的射频（RF）...总之，理解并正确配置AD9361的寄存器对于充分发挥其性能至关重要。开发者需要深入学习寄存器手册，结合实际应用需求，进行细致的寄存器编程，以实现所需的射频通信功能。
AD7616.rar_AD7616_joinedxv3_noseg4u
07-14
压缩包内包含ad7616的官方的中英文说明书和应用笔记
Ad7616怎么达到1m的采样率
qq_45801774的博客
05-08 198
ad7616的采样率是均分的。比如a的八通道分1m每个通道就是128k如果只用一个通道，那么就可以达到1m采样。但是堆栈寄存器的第八位只有一个是有用的，重要的事情说三遍 第八位只有一条是有用的。多个通道写第八位是没用的。
【GD32篇】驱动AD7616完成数据采集
we_long的博客
11-29 6716
GD32F10X驱动AD7616完成数据采集
AD7616单通道SPI模式采集数据
weixin_41537558的博客
03-04 2442
AD7616支持并口及SPI串行通讯，使用单片机采用单线SPI读数据时一直无法正确运行。
双SPI总线操作AD7616
kwx618的博客
07-28 8511
近期拿到一块EVAL-AD7616SDZ测试板。AD7616SDZ是16bit双通道同步采样的16通道ADC，相比AD7689单通道价格更便宜，速度更高，而且支持双通道同步，是替换AD7689的理想选择。 本来想用STM32MP157A板进行测试的，由于环境搭建以及调试上来说，选一块调试更方便的开发板进行测试，先行探探路。首选了STM32H743ZI_Nucleo板进行测试。 采用双SPI进行操作，那么这个双SPI需要同步时钟。STM32上的SPI2与SPI3同时钟源，SPI4与S...
AD9779A的寄存器配置及PLL频带优化
01-20
随着科学技术的发展，通信、...　AD9779A是Analog Devices公司生产的双通道16位高速宽动态范围数DAC，采样率1Gsps，允许高至奈奎斯特频率的多载波生成。0.18μm CMOS工艺制作，工作电压1．8～3．3 V，采样率1 Gsps时
AD9258配置程序,ad9528配置步骤,Verilog
09-10
配置AD9258是确保其正确工作并达到预期性能的关键步骤。同时，我们还将提及与AD9258配合使用的AD9528时钟发生器的配置过程，并探讨Verilog编程语言在硬件描述中的应用。 首先，AD9258是一款14位、125 MSPS的ADC，...
FPGA-计数器
weixin_45547259的博客
07-19 964
之前一直说整理点FPGA控制器应用的内容，今天就从这个在时序逻辑中比较重要的内容开始总结一下，主要通过还是通过让一个LED闪烁这个简单例子来理解。
Zynq系列FPGA实现SDI编解码转SFP光口传输（光端机），基于GTX高速接口，提供6套工程源码和技术支持
qq_41667729的博客
07-15 1083
Zynq系列FPGA实现SDI编解码转SFP光口传输（光端机），基于GTX高速接口，提供6套工程源码和技术支持
FPGA JTAG最小系统 EP2C5T144C8N
qq_39239990的博客
07-19 454
FPGA的文档没有相应的基础还真不容易看懂，下面是B站上对FPGA文档的解读(本文非对文档解读，只是为个人记录核心电源（vcc) :主要是供给fpga用的，一般为1.2vIO口电源(vccio):（为了适应不同的外围设备，而将IO分成了几个区（BANK），每个区可以设置不同的电压以适合相应的不同的外围设备；虽说可以设备不同的电压，一般也就几个1.2v 1.5v 3.3vPLL电源;又分为pll模拟电源与pll数字电源；模拟电源供给pll辅助电源:主要用于。
PCIE中的CFGBVS（Configuration Bank Voltage Select）和VCCO_0（IO电源电压）之间的关系
weixin_41230430的博客
07-20 341
CFGBVS和VCCO_0的关系在Xilinx FPGA中是确保IO电平标准和配置正确的关键。通过正确设置CFGBVS与VCCO_0的一致性，可以保证FPGA中特定BANK的IO能够在安全和稳定的电气条件下正常工作，从而确保整个系统的可靠性和性能。
基于X86+FPGA+AI的远程医疗系统，支持12/13代 Intel Core处理器
YEYUANGEN的专栏
07-18 692
远程医疗，其实质是以计算机技术、传感器技术、遥感/遥测/遥控技术等为依托，将医疗资源与患者进行有效连接，实现医院资源共享和优化配置的一种新型医疗服务模式，可以打破地域和时间的限制，把大医院或专科医疗中心更优质的医疗技术和手段送到医疗条件较差的边远地区，为患者提供更加高效、便捷、精准的医疗服务。支持1*PS/2接口、8*GPIO、1*CPUFAN、1*SYSFAN、1*JFP、1*SIM、1*AMP接口满足更多外设接入需求；支持2*Line out、2*Mic in、1*Line in音频接口；
为什么 FPGA 的效率低于 ASIC？
最新发布
OpenFPGA的博客
07-22 306
FPGA是“可重构逻辑”器件。先制造的芯片，再次设计时“重新配置”。ASIC 不需要“重新配置”。你先设计，把它交给代工厂，然后制造芯片。现在让我们看看这些芯片的结构是什么样的，以及它们的不同之处。● 逻辑单元：FPGA的基础模块这是最小的逻辑块。LUT 充当组合逻辑。在DFF的帮助下，可以形成时序逻辑。它可以构建逻辑门、多路复用器、编码器、加法器;任何真值表都可以作为布尔表达式存储在 LUT 中...
verilog实现ram16*8 （vivado）
m0_74626628的博客
07-19 354
【代码】verilog实现ram16*8 （vivado）
FPGA 中的 IOE与IO BANK
weixin_41230430的博客
07-20 419
在 Xilinx FPGA 中，IOE 指的是 I/O Element，即输入/输出元素。综上所述，Xilinx FPGA 中的 IOE 可以配置是基于其可编程逻辑架构和丰富的配置选项。总之，IOE 是 FPGA 中重要的资源单元之一，它们通过提供灵活的输入/输出功能和多种电气特性配置选项，支持 FPGA 在各种应用中实现与外部设备的高效通信和数据交换。Xilinx FPGA 中的 IOE（I/O Element，输入/输出元素）之所以可以配置，主要是因为 FPGA 架构的灵活性和可编程性。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

咕噜咕噜轱轮吨吨吨

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值